연산증폭기의 음의 피드백: 입력 전압이 같아 보이는 이유
연산증폭기, op amp는 두 입력의 전압 차이를 크게 증폭하는 소자다. 비반전 입력을 V_+, 반전 입력을 V_-라 하면 단순한 모델은 V_out = A(V_+ - V_-)다. A는 무차원 개방 루프 전압 이득이며 실제로는 주파수에 따라 달라진다. 큰 이득만으로 정밀한 증폭기를 만들기는 어렵다. 출력 일부를 입력에 되돌리는 음의 피드백이 외부 회로의 이득을 결정하도록 돕는다.
변화에 반대되는 방향으로 되돌린다
출력이 올라갈 때 반전 입력도 올라가 차동 입력이 줄어들면, 처음의 출력 증가를 억제하는 작용이 된다. 단순한 피드백 계수 β를 사용하면 V_out = A(V_in - βV_out)에서 폐루프 이득은 A/(1 + Aβ)다. Aβ가 충분히 크면 약 1/β가 된다. 여기서 β는 피드백 비율이며 BJT의 전류 이득 β와는 다른 의미다.
비반전 증폭기에서 출력과 반전 입력 사이의 저항을 R_f, 반전 입력과 0 V 기준 사이를 R_g로 두면 이상적인 이득은 1 + R_f/R_g다. 10 kΩ과 1 kΩ을 사용하면 이득 11, 입력 0.2 V에 출력 약 2.2 V가 대응한다. 이 결과는 입력 공통모드 범위, 출력 진폭과 전류 능력, 충분한 대역폭을 만족하며 선형 동작하는 조건을 전제로 한다.
가상 단락은 물리적인 전선이 아니다
안정적인 음의 피드백이 걸리고 개방 루프 이득이 큰 선형 영역에서는 V_+ ≈ V_-가 된다. 이를 가상 단락이라고 부른다. 두 입력을 실제로 연결했다는 뜻도, 그 사이로 자유롭게 전류가 흐른다는 뜻도 아니다. Analog Devices의 가상 전위 설명은 입력 전위의 근사 관계와 실제 접지를 구분한다. 비반전 입력이 0 V일 때만 반전 입력도 약 0 V라는 특별한 경우가 된다.
유한한 이득에서는 두 입력 사이에 작은 차이가 남는다. 개방 루프 이득을 100000으로 가정하고 출력이 2.2 V라면 차동 전압은 모델상 약 22 μV다. 반대로 출력에 22 V가 필요하지만 전원과 출력단이 이를 만들 수 없다면 포화돼 가상 단락 근사가 깨진다. 출력에서 반전 입력으로 선이 연결돼 있다는 사실만으로 모든 입력 조건에서 근사가 성립하지는 않는다.
전류와 전압의 법칙으로 이득을 구한다
입력 전류를 무시할 수 있다는 이상 모델 아래, 반전 증폭기의 입력 저항 R_in과 피드백 저항 R_f에 키르히호프 전류 법칙을 적용하면 V_out = -(R_f/R_in)V_in을 얻는다. 음의 부호는 위상 반전을 뜻한다. Analog Devices의 노드 해석 자료는 이런 계산의 가정을 설명한다. 실제 입력 바이어스 전류와 오프셋 전압은 저항을 거쳐 출력 오차를 만들 수 있다.
피드백은 개방 루프 이득의 불확실성에 대한 민감도를 낮추지만 모든 비이상성을 없애지는 않는다. 입력 잡음, 출력 전류 한계, 공통모드 범위와 전원 근처의 출력 여유는 계속 확인해야 한다. 이득을 키우면 대역폭이 줄어드는 경향도 있으며, 이는 사용한 증폭기의 주파수 응답과 잡음 이득에 따라 달라진다.
주파수가 높아지면 위상 지연으로 인해 의도한 피드백이 불안정해질 수도 있다. 용량성 부하와 추가 극점은 링잉이나 발진을 만들 수 있으며 안정성을 따로 분석해야 한다. 큰 정현파에서는 슬루율 조건도 필요하다. 예를 들어 1 V 피크, 100 kHz 신호에 필요한 최대 변화율은 2πfV_p ≈ 0.628 V/μs다. 음의 피드백의 이득 계산과 실제 소자의 진폭·속도·안정성 조건을 함께 만족해야 계산한 파형을 얻을 수 있다.