단락 시 gate를 최대한 빨리 끄는 것이 항상 안전한가
short circuit을 감지하면 gate를 최대한 빨리 꺼야 할 것 같다. 하지만 큰 current를 급하게 끊으면 power loop의 inductance가 추가 voltage를 만든다. Soft Turn-Off는 fault current를 차단하되 current 감소 속도를 조절하여 voltage overshoot를 제한하는 방법이다.
빠른 current 감소는 큰 voltage를 요구한다
inductor의 voltage는 L·di/dt다. switch가 꺼질 때 current가 빠르게 감소하면 stray inductance는 그 변화에 대응하는 voltage를 만든다. 실제 device가 받는 voltage에는 DC bus와 이 overshoot, 다른 ringing·clamp 경로의 영향이 함께 들어간다.
가상의 bus voltage를 800V, 차단 전 fault current를 300A, effective commutation-loop stray inductance를 50nH라고 정하자. current가 tf 동안 일정한 slope로 300A에서 0으로 내려간다고 단순화하면 overshoot 크기는 ΔV=L·I0/tf다.
tf=100ns이면 current 감소 속도의 크기는 3A/ns이고 ΔV=150V다. device voltage를 VDC+ΔV로 근사하는 이번 모델에서는 950V다. tf=500ns이면 감소 속도는 0.6A/ns, overshoot는 30V이며 830V가 된다. 같은 current라도 더 천천히 줄이면 추가 voltage는 작아진다.
UCC21750 원문은 fault 때 gate voltage를 부드럽게 내리며 current를 줄이고, overshoot와 short-circuit energy 사이의 tradeoff를 설명한다. 일반 turn-off와 fault의 soft turn-off는 같은 목적의 속도 설정이 아니다. UCC21750 Rev C, 28쪽 8.3.8 Soft Turn-Off
천천히 끄는 동안에도 energy가 소모된다
voltage만 보면 500ns가 유리하지만 current가 큰 상태의 종료 시간이 길다. energy를 비교하려고, 앞의 linear current fall 동안 device voltage가 VDC+ΔV로 일정하며 다른 소자로 energy가 빠져나가는 경로가 없다는 계산용 equivalent loop를 정하자.
current의 시간 적분은 I0·tf/2다. 따라서 이번 fall 구간에서 device가 소모하는 energy는 (VDC+ΔV)·I0·tf/2다. 100ns에서는 950×300×100ns/2=14.25mJ, 500ns에서는 830×300×500ns/2=62.25mJ다.
이 식을 풀면 VDC·I0·tf/2에 L·I0²/2가 더해진다. 앞 항은 fall이 길어질수록 커지고, 뒤의 2.25mJ는 처음 stray inductance에 저장된 energy다. bus voltage만 곱한 12mJ·60mJ를 쓰면서 이 모델의 inductive energy까지 전부 포함했다고 말하면 빠뜨린 항이 생긴다.
실제 commutation에는 다른 switch·diode, clamp와 capacitance가 관여하여 device voltage와 current 모양이 다를 수 있다. 앞의 식은 그 모든 상황의 정확한 switch energy가 아니라 명시한 loop의 가상 비교다. waveform을 얻을 수 있으면 실제 v(t)i(t)를 적분해 평가한다.
voltage와 energy가 동시에 허용하는 구간을 찾는다
설명용 device의 허용 peak voltage를 900V, 이번 fall 구간에 사용할 energy budget을 50mJ라고 추가로 정하자. voltage 조건은 800+50nH×300A/tf≤900이므로 tf≥150ns다.
energy 조건은 800×300×tf/2+2.25mJ≤50mJ다. 이를 풀면 tf≤약 398ns다. 이번 모델에서 두 조건이 겹치는 범위는 150–398ns다. 100ns는 voltage 조건을, 500ns는 energy 조건을 넘는다.
tf=250ns를 고르면 overshoot 60V, peak 860V, fall energy 32.25mJ로 두 가상 조건 안에 들어온다. 특정 제품의 실제 안전 구간을 결정한 것이 아니다. fault 검출 전의 큰 current·voltage가 이미 소비한 energy와 device의 온도·반복 fault 조건도 전체 budget에 포함해야 한다.
driver current와 power current의 시간을 구별한다
soft turn-off의 gate sink current가 작아지면 gate voltage 변화가 느려질 수 있다. 그러나 gate charge는 voltage-dependent이고 power current도 gate voltage에 비선형적으로 반응한다. gate current의 사양 하나를 I0/tf로 직접 바꾸어서는 안 된다.
UCC21750은 normal peak source/sink와 fault soft turn-off current를 구분한다. soft turn-off의 typical 400mA는 전기 표의 VDD−VEE와 OUTL voltage 조건에 붙은 값이다. 이 값이 어떤 power device에서도 같은 tf를 만든다는 뜻은 아니다. 8쪽 Internal Soft Turn-Off와 28쪽 동작 설명
soft turn-off를 검토할 때는 차단할 current와 loop inductance로 voltage 여유를 보고, 검출부터 종료까지의 waveform으로 energy 여유를 본다. 가장 빠른 차단이나 가장 작은 overshoot 하나만 고르기보다 두 제약이 함께 만족되는 종료 속도를 정해야, 보호 기능의 효과를 실제 power switch에 연결할 수 있다.