단일사건 래치업: 입자가 지나간 뒤에도 전류가 흐르는 이유
방사선 입자는 칩을 빠르게 지나가지만, 그 뒤에 남은 과전류는 전원이 살아 있는 동안 계속될 수 있다. 단일사건 래치업(SEL)을 순간적인 잡음으로 취급하기 어려운 이유다. 입자는 시작 스위치이고, 이후 전류를 공급하는 쪽은 장치의 전원이다. 따라서 오류가 발생한 뒤 소프트웨어를 재시작했다는 기록만으로 전기적인 위험이 끝났다고 판단할 수 없다.
짧은 자극이 지속 전류로 이어지는 경로
벌크 CMOS 안에는 의도한 MOS 트랜지스터 외에 기생 바이폴라 구조가 생긴다. 이 구조들이 서로를 켜는 재생 경로를 이루면, 입자가 만든 짧은 전하 펄스가 사라져도 도통 상태가 유지될 수 있다. JPL의 ASIC 방사선 설계 자료는 이를 네 층의 구조로 설명하고, 전원 제거 후 복구와 국소 가열에 따른 손상을 구분한다. JPL의 Single-Event Latchup 설명
여기서 ‘래치’는 명령어로 지우는 상태 비트와 다르다. 논리 회로의 reset을 눌러도 기생 전류 경로에 공급되는 전압과 전류가 충분하면 도통이 계속될 수 있다. 반대로 전원 차단이 실제 내부 전압을 충분히 떨어뜨리면 그 경로를 끊을 수 있다. 필요한 전압·시간은 부품과 회로 조건을 확인해야 하며, 다른 칩에서 성공한 차단 시간을 그대로 가져오기는 어렵다.
이 관계를 아주 단순한 가상 모델로 적어 보자. 한번 켜진 기생 경로가 전류 50mA 이상에서 유지된다고 가정한다. 전원 보호기가 100mA로 제한하면 발열은 줄일 수 있어도 이 모델의 유지 조건은 여전히 만족한다. 100mA가 정상 부하보다 작거나 크다는 비교와, 래치업이 꺼지는지는 별도의 질문이다. 이 수치는 실제 칩의 유지 전류가 아니라 두 판단을 분리하기 위한 예제다.
차단 속도를 에너지로 읽으면 보이는 것
다른 가상 회로에서 3.3V 전원이 사건 이후 0.8A를 공급한다고 하자. 전압과 전류를 일정하게 놓으면 전원에서 나온 에너지는 E=VIt다. 차단까지 1ms면 2.64mJ, 10µs면 26.4µJ다. 차단 지연을 100분의 1로 줄이면 이 조건의 공급 에너지도 100분의 1이 된다.
하지만 이것은 소자가 견딜 수 있는 에너지의 규격이 아니다. 같은 총에너지도 좁은 금속이나 접합에 집중되면 영향이 달라진다. 열이 퍼지는 시간과 전류 경로도 필요하다. JPL 자료는 복구에 성공한 경우에도 잠재 손상이 남을 가능성을 지적한다. 화면이 다시 켜지는 것과 수명이 유지되는 것은 같은 검증이 아니다.
전원 스위치 뒤에 붙인 커패시터도 살펴야 한다. 가상의 10µF 커패시터가 3.3V로 충전돼 있으면 저장 에너지는 CV²/2=54.45µJ다. 상류 전원만 차단해도 이 에너지는 즉시 사라지지 않는다. 단순히 100Ω 저항으로 방전하는 회로라면 시정수는 1ms이고, 3.3V가 0.4V로 내려가는 데 약 1ms×ln(3.3/0.4)=2.11ms가 걸린다.
실제 래치업 경로는 이 저항 하나로 표현되지 않는다. 이 계산은 보호 회로의 차단 신호와 칩 핀의 전압 하강을 따로 관찰해야 한다는 점을 보여 준다. 다른 I/O 핀에서 역으로 전류가 들어오는 경로가 있다면 단순한 커패시터 방전 계산도 충분하지 않다.
복구 판정에 전류와 기능을 함께 넣는다
시험에서 과전류를 감지했다면 차단 명령 시각, 실제 전원 전압이 내려간 시각, 정상 기능이 돌아온 시각을 구분해 기록할 수 있다. 복구 후에는 기본 동작뿐 아니라 누설 전류와 중요한 전기적 특성도 비교해야 한다. 전원이 함께 끊긴 다른 장치의 상태 복원도 전체 복구 시간에 포함된다.
온도와 공급 전압이 달라지면 사건을 일으키는 조건과 유지되는 경로가 달라질 수 있다. 그러므로 실온의 한 전압에서 관측하지 못했다는 결과를 모든 동작 조건의 보증으로 늘리지 않는다. 보호 회로도 정상 기동 전류를 래치업으로 오인하지 않으면서 실제 과전류를 잡을 수 있는지 확인해야 한다.
단일사건 래치업을 읽는 핵심은 입자의 체류 시간이 아니라 전류 경로의 유지 조건이다. 차단 기능이 존재하는지에서 한 걸음 더 나아가, 칩에서 실제 전압이 내려갔는지와 복구 후 손상이 남지 않았는지를 확인할 때 보호의 의미가 분명해진다.