방열판이 눈에 평평해 보여도 module 접촉이 불균일한 이유

방열판 위에 자를 대면 평평해 보인다. 그런데 module을 분리해 보면 grease가 한쪽에 두껍게 남아 있다. Heatsink Flatness에서 중요한 것은 눈에 보이는 매끈함보다 module이 놓이는 면적 전체의 높이 차이다. 표면이 반짝여도 넓은 범위로 휘어 있을 수 있다.

roughness는 작은 길이 범위의 표면 요철을, flatness는 지정된 평가 영역에서 면의 형상 차이를 다룬다. 평가 길이를 생략한 평탄도 숫자는 조립에서 필요한 gap을 제대로 설명하지 못한다. module 바닥의 형상과 heatsink의 형상이 합쳐져 실제 접촉과 TIM 두께 분포를 만든다. 어느 한쪽의 단일 평균값만으로 interface 전체를 정할 수는 없다.

Infineon Easy-PressFIT 조립 지침은 해당 module의 heatsink 요구 조건으로 roughness와 flatness를 별도로 제시한다. flatness는 100 mm 길이를 기준으로 50 μm 이하이며, 확인 영역에는 module과 clamp의 조립 영역이 포함된다. 이 값은 그 제품군의 지침이다. 모든 power module이나 어떤 평가 길이에도 통하는 일반 허용값으로 쓰지는 않는다.

열 전달에 어떤 차이가 생기는지 가상 면을 만들자. 전체 interface 100 mm²를 50 mm²씩 두 구역으로 나누고, TIM의 k는 3 W/(m·K)로 둔다. 평탄한 경우 두 구역 모두 두께가 50 μm다. 휘어진 경우 한쪽은 50 μm, 다른 쪽은 150 μm가 됐다고 지정한다. 공기 틈은 없고 두 구역이 모두 같은 TIM으로 채워졌다고 가정한다.

정상 상태의 각 구역 저항은 R = t/(k A)다. 50 μm 구역은 약 0.333°C/W, 150 μm 구역은 1°C/W다. 양쪽 면이 각각 균일한 온도이고 구역 간 lateral 열 흐름을 따로 넣지 않는 모델에서는 두 경로가 병렬이다. 휘어진 면의 전체 저항은 1/(1/0.333… + 1/1) = 0.25°C/W다.

평탄한 면은 0.333°C/W 두 개가 병렬이어서 약 0.167°C/W다. interface를 통과하는 열을 20 W라고 지정하면 위아래 온도 차이는 평탄 조건 약 3.33°C, 휘어진 조건 5°C다. 틈을 전부 채웠어도 두꺼워진 구역의 열전달 비용은 남는다. 이는 실제 module의 junction 온도나 열 경로 전체를 예측한 수치는 아니다.

평균 두께만 쓰면 다른 오류가 생긴다. 휘어진 면의 평균 두께 100 μm를 전체 면적 100 mm²에 넣으면 저항은 약 0.333°C/W다. 앞의 0.25°C/W와 다르다. 두께가 다른 구역의 열 conductance를 더한 결과와 평균 두께로 한 구역을 만든 결과가 같지 않기 때문이다. 이 모델에서는 얇은 구역으로 더 많은 열이 전달된다.

실제 die 아래의 열 흐름이 국소적이거나 baseplate 온도가 균일하지 않으면 구역별 온도와 spreading도 풀어야 한다. 앞의 병렬 계산은 hotspot 위치를 제공하지 않는다. 두꺼운 구역이 어디에 있느냐까지 고려해야 하는 조립에 평균 두께나 전체 저항 하나만 남기면 필요한 정보가 사라질 수 있다.

grease를 많이 바르면 부족한 공간은 채울 수 있지만, 모든 flatness 오차가 비용 없이 없어지는 것은 아니다. 같은 지침은 cavity 때문에 grease가 너무 두꺼워지면 module과 heatsink 사이 열저항이 커진다고 설명한다. 최종 layer의 두께와 재료 상태를 관리해야 한다. 넓은 bow를 표면 polish로만 고치거나, 눈에 보이는 surplus paste만으로 모든 접촉을 판정하기도 어렵다.

Heatsink Flatness는 조립물의 높이 profile을 열 경로로 번역하는 조건이다. 평가 영역의 형상을 측정하고, module 바닥과 합친 gap에 맞춰 TIM의 적용과 최종 두께를 검증한다. 이 과정을 거치면 평평해 보인다는 인상 대신 어느 구역이 접촉하고 어느 구역에 더 긴 열 경로가 생기는지 설명할 수 있다.