본딩 와이어를 낮게 만들수록 항상 좋은 패키지가 될까

패키지 단면을 낮추려고 본딩 와이어의 loop height를 줄였다고 하자. 같은 두 접점을 더 짧은 경로로 연결하니 저항도 줄고 공간도 절약된다. 하지만 die 가장자리에서 와이어가 닿거나, 다른 높이의 와이어와 겹치기 시작하면 낮춘 높이가 조립 불량으로 돌아온다. Loop height는 최소화할 숫자라기보다, 연결 경로가 통과할 수 있는 공간을 정하는 변수다.

와이어 본딩에서는 첫 접합을 만든 뒤 bonding head가 와이어를 들어 올리고, 두 번째 접합 위치까지 이동해 loop를 만든다. 최고점의 높이만 정하는 것이 아니다. 첫 접합을 떠나는 모양, 중간의 꺾임과 곡률, 두 번째 접합으로 내려가는 형상이 함께 결정된다. TI의 Semiconductor Packaging Assembly Technology, Wire Bond Process는 이 loop 형상이 bonding head의 움직임으로 제어된다고 설명한다.

높이와 길이의 관계를 가상 형상으로 살펴보자. 같은 높이의 두 접점 사이 수평 거리를 1 mm로 두고, 중앙에 꼭짓점 하나가 있는 두 직선으로 와이어를 근사한다. 실제 본딩 파형을 예측하는 형상은 아니며, 가장 단순한 기하 비교다. 최고 높이가 0.1 mm일 때 길이는 2√(0.5² + 0.1²), 약 1.0198 mm다. 높이를 0.05 mm로 줄이면 약 1.0050 mm다.

높이는 절반이 됐지만 길이는 약 1.45%만 줄었다. 같은 재료와 단면의 DC 저항도 이 예에서는 약 1.45% 줄어든다. 원래 수평 이동이 길이의 대부분을 차지하기 때문이다. 높이를 절반으로 줄이면 저항도 절반이 된다는 해석은 성립하지 않는다. 실제 형상에서는 접점 높이가 다르거나 여러 꺾임이 있어 다른 결과가 나올 수 있다.

이제 die 가장자리의 clearance를 보자. 가상의 장애물 상단이 기준면에서 60 μm이고, 와이어 지름이 25 μm라고 하자. 가장자리를 지나는 와이어 중심이 70 μm라면 와이어 아래쪽은 57.5 μm다. 중심은 장애물보다 높지만, 표면 사이에는 2.5 μm의 겹침이 생긴다. 중심선만 검사하면 통과시킬 형상이 실제로는 닿는다.

그 위치의 중심을 85 μm로 올리면 아래쪽은 72.5 μm가 되어 nominal clearance는 12.5 μm다. 다만 die 적층 높이, 접착층 두께와 loop 형상의 변동이 겹치면 실제 여유는 줄어든다. 최고점이 85 μm라는 정보와 가장자리에서 중심이 85 μm라는 정보는 같지 않다. 필요한 것은 장애물을 지나는 위치의 최소 표면 간격이다.

적층 패키지에서는 아래 die에서 출발한 와이어가 위 die의 가장자리 옆을 지나갈 수도 있다. Amkor의 3D Stacked Die 기술 설명은 얇은 die·접착·stacking과 함께 low loop wire bonding을 주요 기술로 제시한다. 이 조합이 필요한 이유는 die 두께만 줄여서는 와이어가 지나가는 공간까지 자동으로 확보되지 않기 때문이다. 적층 배치와 loop 경로가 함께 맞아야 한다.

전기적 성능도 높이 하나로 판정하지 않는다. TI의 Electrical Performance of Packages §1.2와 §4는 신호·귀환 경로의 상호 결합과 wirebond의 길이를 함께 다룬다. 높이가 낮아져 길이가 짧아지더라도, 실제 신호 loop의 inductance는 return path와 주변 도체의 관계를 포함한다. 다른 환경에서 측정된 nH/mm 하나를 곱해 모든 패키지를 비교하기 어렵다.

따라서 loop를 낮추는 설계에서는 먼저 전기적 이익의 크기를 계산하고, 장애물 위치별 표면 간격과 제조 변동을 확인해야 한다. 그다음 bonding 후 형상이 몰딩과 후속 공정을 통과하는지 검증한다. 패키지 높이가 줄었다는 결과와 신뢰할 수 있는 연결이 남았다는 결과는 같이 필요하다. 낮은 loop가 좋은 선택이 되는 범위는, 필요한 간격을 확보하면서 의미 있는 길이·높이 이익을 얻을 수 있는 구간이다.