센서 입력 보호 diode가 정상 측정까지 바꾸는 이유

센서 입력의 과전압 보호를 추가한 뒤 정상 측정의 0이 달라졌다. diode가 아직 눈에 띄게 켜지지 않았어도 reverse leakage는 흐를 수 있다. Input Protection Leakage를 검토할 때는 fault를 막는 조건과 정상 signal을 읽는 조건을 같은 node에서 계산한다.

clamp diode는 과전압에서 current를 우회시키고, series resistor는 그 current를 제한하는 데 사용된다. 정상 입력에서는 clamp가 거의 꺼져 있어야 하지만 leakage와 capacitance는 남는다. source resistance가 큰 센서는 작은 current에도 voltage가 이동한다.

Analog Devices MT-036 3–5쪽은 외부 diode의 leakage가 bias current처럼 오차를 추가하고, capacitance가 frequency response를 제한하며, series resistor가 noise·bias-current drop을 만든다고 설명한다. MT-069 3쪽은 높은 source impedance의 in-amp 보호에서 최고 예상 온도까지 low leakage를 확인해야 함을 강조한다.

가상의 sensor가 이상 voltage source와 Rs=100 kΩ로 이루어지고, 보호용 series resistor가 10 kΩ라고 하자. 두 저항 뒤 input node에서 clamp의 net leakage가 2 nA만큼 밖으로 빠져나간다고 지정한다. amplifier bias current와 다른 leakage는 이 계산에서는 0이다.

DC에서는 두 저항의 합 110 kΩ에 같은 current가 흐른다. input node의 voltage 감소는 2 nA×110 kΩ = 220 μV다. clamp에서 가까운 10 kΩ만 곱해 20 μV라고 계산하면 센서 내부 저항에서 생긴 drop을 빠뜨린다. diode 두 개가 있다면 실제 bias 조건의 net current를 계산하되, 보장되지 않은 상쇄에 기대지 않는다.

높은 온도에서 net leakage가 50 nA가 되는 두 번째 가상 조건을 넣으면 감소는 5.5 mV다. 2 nA와 50 nA는 특정 diode의 정격이 아니다. 전체 leakage budget이 source impedance와 온도 조건을 통해 얼마나 커질 수 있는지 보여 주는 지정값이다.

허용 input error를 100 μV로 정하면 같은 resistance에서 전체 허용 DC leakage는 약 0.909 nA다. sensor와 series resistor를 그대로 쓴 상태에서 실온 2 nA도 이 budget을 넘는다. 낮은 bias-current amplifier를 선택한 것만으로 외부 clamp의 오차가 사라지지는 않는다.

AC 조건도 같은 node에서 보자. amplifier 입력과 diode, 배선의 합성 capacitance를 100 pF로 지정하면 단순 RC pole은 1/(2π×110 kΩ×100 pF) ≈ 14.5 kHz다. 이 node에서 capacitance를 ground에 대한 일정한 값으로 이상화하고 다른 pole은 무시한 모델이다.

큰 보호 소자를 추가해 합성 capacitance가 1.1 nF가 된다면 pole은 약 1.32 kHz다. 1 kHz signal의 amplitude 비는 두 조건에서 각각 약 0.998과 0.796이다. 더 큰 소자가 더 강한 fault를 감당할 수 있더라도 정상 측정 대역의 변화는 따로 계산해야 한다. 실제 junction capacitance는 bias에 따라 달라질 수 있다.

fault 계산도 지정한 조건으로 한다. 예를 들어 source resistance가 0인 20 V fault와 5.3 V에 유지되는 가상 외부 clamp, 10 kΩ resistor를 놓으면 current는 1.47 mA다. 이 숫자만으로 특정 IC가 안전하다고 결론 내릴 수 없다. 실제 diode drop·정격, resistor의 pulse power, supply의 current 수용 능력과 IC pin의 허용 voltage·current가 필요하다.

Input Protection Leakage의 설계는 정상 상태의 error budget에서 출발해 보호 경로의 조건과 합쳐 완성한다. net leakage에 전체 DC resistance를 곱하고, capacitance의 bandwidth 비용을 확인한 뒤 fault 조건을 검증한다. 그래야 입력이 고장 나지 않으면서 평소 측정값도 필요한 정확도로 유지된다.