언더필 가장자리 둔덕은 왜 package 면적을 잡아먹을까
두 칩의 실리콘 가장자리는 부딪히지 않는데, 언더필을 넣고 나니 옆 부품의 자리까지 수지가 차지한다. Underfill Fillet은 칩 밑에 들어간 수지와 이어져 가장자리 바깥에 남는 둔덕이다. 칩의 외곽선으로만 배치 간격을 정하면 이 실제 조립 외곽을 빠뜨린다.
칩 아래로 들어간 양과 바깥에 남은 양
Capillary 방식은 칩 옆에 수지를 공급해 좁은 틈으로 흘려 넣는다. 전부 칩 밑으로 들어가는 것은 아니며, 가장자리에는 수지의 전면과 표면 젖음에 따라 fillet이 남는다. 필요한 충전량을 확보하는 일과 외곽을 작게 유지하는 일을 함께 만족해야 한다.
Amkor의 WLMUF 논문은 capillary underfill의 fillet 길이 때문에 칩과 package 가장자리, 여러 칩 사이, 인접 수동소자 사이의 간격이 필요하다고 설명한다. 같은 실리콘 면적이라도 수지를 공급하고 남길 공간에 따라 패키지 배치가 달라진다. EPTC 2020, Introduction
간격 0.4mm가 충분하지 않은 가상 배치
나란한 두 칩의 가장자리 간격이 0.4mm이고, 서로 마주 보는 fillet이 각각 바깥으로 0.25mm까지 나온다고 하자. 수지 외곽 사이의 여유는 0.4−0.25−0.25=−0.1mm다. 두 수지 영역이 겹치는 형상이다.
겹침 자체가 언제나 고장은 아니다. 같은 수지끼리 연결되어도 되는 설계인지, 그 사이에 접점이나 부품, 검사에 필요한 영역이 있는지가 중요하다. 여기서는 두 fillet 사이에 비워 둬야 할 영역이 있다는 가정으로 배치를 판단한다. 간격을 0.6mm로 늘리면 명목 여유는 0.1mm가 된다.
하지만 각 fillet이 예상보다 0.05mm씩 더 나오고, 조립 위치 오차가 두 칩 사이 거리를 총 0.04mm 줄이는 최악 조건을 놓으면 여유는 0.6−0.3−0.3−0.04=−0.04mm다. 이때 필요한 명목 간격은 0.64mm 이상이며, 양의 여유를 원한다면 더 커야 한다. 이것은 가상 치수의 상한 조합이고 실제 공정 확률이나 권장 설계 규칙은 아니다.
같은 수지 양도 같은 외곽이 되지는 않는다
칩 아래에 필요한 대략적인 공간을 보는 계산도 도움이 된다. 5×5mm 칩, 30µm 높이의 빈 평행 틈이라면 부피는 0.75mm³다. 실제로는 범프가 차지하는 부피를 빼야 하고, 바깥 fillet과 공급 손실까지 고려해야 한다. 이 공간 부피를 dispense 장비의 설정량과 그대로 같게 두면 안 된다.
단순한 단면 비교로 길이 5mm, 폭 0.2mm, 높이 0.1mm의 삼각형 fillet은 약 0.05mm³다. 같은 길이에서 폭 0.4mm, 높이 0.05mm인 삼각형도 부피는 같다. 양이 같아도 바깥 footprint는 두 배가 되는 예다. 실제 fillet이 완벽한 삼각형은 아니지만, 공급량만 같으면 외곽도 같다는 추론이 왜 부족한지 보여 준다.
수지의 젖음과 점도, dispense 위치, 주변 표면의 단차가 형상을 바꿀 수 있다. 가장자리의 resin coverage와 접착 상태도 함께 확인해야 하므로, 외곽을 무조건 작게 줄이는 것을 성공 기준으로 삼을 수 없다.
주변의 높은 구조물도 경계가 된다
WLMUF 원문은 capillary 공정에서 fillet과 공급 영역이 주변의 tall Cu 구조에 닿으면 backflow가 생겨 공정이 불안정해질 수 있다고 설명한다. 단순한 평면 충돌을 넘어 흐름 경로 자체가 달라지는 문제다. 그 논문의 molding 방식은 이 조건을 다르게 다루며, 모든 underfill 방식이 같은 외곽 규칙을 가진다는 뜻은 아니다. Results C의 tall Cu 주변 설계 설명
Amkor의 Cu pillar 기술 시트가 작은 fillet 요구를 더 작은 package footprint와 연결하는 이유도 이러한 공간 비용에 있다. 다만 특정 재료의 최소 fillet 치수까지 그 자료가 보장하는 것은 아니다. Copper Pillar, Benefits
Underfill Fillet을 포함한 배치는 실리콘 edge에서 끝나지 않는다. 실제 공급 영역과 경화 뒤 외곽, 공정 변동을 넣어 비워야 할 영역을 계산해야 한다. 0.6mm의 칩 간격이 충분한지는 실리콘 크기보다 그 바깥에 남는 수지와 허용할 겹침 조건이 답한다.