열전달 재료는 두껍게 채울수록 냉각이 좋아질까

방열판과 package 사이에 열전달 재료를 충분히 채웠는데 온도가 오히려 높아졌다. 빈틈을 메우는 재료라면 많이 넣을수록 좋지 않을까. TIM Bondline에서 봐야 할 것은 주사기에서 나온 양보다 조립 후 두 표면 사이에 남은 층의 두께다. 공기를 밀어내는 이득과 그 재료를 통과하는 저항이 동시에 생긴다.

TIM은 thermal interface material이다. 서로 맞닿는 표면도 확대하면 거칠고, 평탄도 차이 때문에 틈이 남는다. TIM이 그 틈을 채워 열 전달을 돕는다. 그러나 TIM 자체도 열저항을 갖는다. 접촉이 충분히 형성된 뒤에는 불필요하게 두꺼운 층이 열이 지나갈 거리를 늘린다.

TI의 LDO 열 설계 지침 5절은 case와 heatsink 사이의 저항이 재료뿐 아니라 mounting pressure, 두께와 표면 평탄도에 영향을 받는다고 설명한다. Amkor의 TIM 연구도 계면 저항을 TIM 내부 저항과 양쪽 접촉 저항의 합으로 나눈다. 재료의 thermal conductivity 하나로 실제 조립 결과를 정할 수 없는 이유다.

두 표면이 각각 균일한 온도인 정상 상태 모델을 만들어 보자. TIM을 두께 t, 열전도율 k, 면적 A인 균일한 평판으로 두고 옆으로 빠지는 열은 무시한다. 내부 저항은 Rbulk = t/(kA)다. 전체 interface에는 두 표면의 접촉 저항을 더한 Rinterface = Rcontact1 + Rbulk + Rcontact2를 사용한다.

가상 면적은 100 mm², k는 3 W/(m·K)다. 최종 두께가 50 μm이면 내부 저항은 약 0.167°C/W다. 양쪽 접촉 저항의 합을 0.3°C/W로 별도 지정하면 전체는 약 0.467°C/W다. 두께를 200 μm로 늘리고 다른 조건을 유지하면 내부는 약 0.667, 전체는 약 0.967°C/W다.

이 interface로 흐르는 열이 20 W라고 지정하면 온도 차이는 약 9.33°C와 19.33°C다. 공기 제거와 접촉 상태가 이미 같다는 가정에서 층을 두껍게 만들면 약 10°C를 더 잃는다. chip 전체 power가 항상 이 경로로 흐른다는 뜻은 아니다. 실제 열 분배와 다른 경로는 따로 계산해야 한다.

재료 숫자가 더 좋아도 두께가 그 이득을 지울 수 있다. k가 6 W/(m·K)인 재료를 200 μm로 사용하고 접촉 합은 같은 0.3으로 두면 전체는 약 0.633°C/W다. 열전도율은 두 배지만 앞의 50 μm·k=3 조립보다 저항이 높다. 서로 다른 재료를 비교할 때 실제 사용 두께를 함께 넣어야 한다.

그렇다고 가장 얇은 층이 언제나 정답은 아니다. 틈을 메우지 못한 얇은 조립에서 접촉 저항 합이 1°C/W라고 지정하면 전체는 약 1.167°C/W다. 충분히 접촉한 두꺼운 조립의 0.967보다 나쁘다. 여기서 접촉 저항은 설명을 위해 정한 값이며, 특정 void 비율에서 반드시 1이 된다는 법칙은 아니다. 얇게 만들기 전에 연속적인 열 접촉을 확보해야 한다는 반례다.

실제 선택에는 압축 뒤 두께, 표면 높이 오차와 조립 하중을 넣는다. 전기적 절연을 맡는 TIM이라면 필요한 절연 두께를 열 설계만으로 지울 수도 없다. 재료가 경화되거나 온도 변화 뒤 이동한다면 처음 조립한 두께와 접촉 상태가 계속 유지되는지도 확인해야 한다. 숫자가 작은 초기 열저항만으로 수명 동안 같은 성능을 보장하지 않는다.

TIM Bondline을 정할 때는 메워야 할 틈과 남겨야 할 재료층을 함께 본다. 필요한 접촉과 절연을 확보한 상태에서 최종 두께를 줄이는 것이 목표다. 재료의 k, 조립 후 두께, 양쪽 접촉을 같은 조건으로 비교하면, 충분히 넣었다는 인상 대신 왜 그 조립이 열을 잘 전달하는지 설명할 수 있다.