전원이 꺼진 rail로 다른 전원 에너지가 역류하는 경로

입력 전원이 꺼졌는데 그 rail에 전압이 남는다. output capacitor나 다른 전원이 pass FET를 통해 에너지를 거꾸로 밀어 넣으면 이런 일이 생긴다. Reverse Current Blocking은 이 경로를 끊는 기능이며, MOSFET에 off command를 주었다는 사실만으로 완성되는 것은 아니다.

off인 MOSFET에도 diode 경로가 있다

단일 N-channel pass FET를 drain=IN, source=OUT으로 배치한 예를 보자. 이 orientation의 body diode는 OUT에서 IN 방향으로 흐를 수 있다. channel을 off로 만들어도 output voltage가 input보다 충분히 높으면 diode가 forward bias된다.

계산용 상황에서 output을 12V로 유지하고 input을 0V에 연결했다고 하자. diode drop을 0.7V, 전체 역방향 경로 저항을 10Ω으로 단순화하면 초기 reverse current는 (12−0.7)/10=1.13A다. off channel의 저항만 보고 current가 0이라고 판단하면 이 경로를 놓친다.

input이 0V로 고정된 rail이 아니라 100µF capacitor만 있는 floating node라면, 같은 초기 current는 input을 약 11.3V/ms의 초기 slope로 올린다. input이 상승하면 voltage difference와 diode current가 줄어드므로 이 slope가 계속 유지되는 것은 아니다. 꺼진 supply가 살아 있는 것처럼 보이거나, 의도하지 않은 회로가 일부 켜지는 문제가 생길 수 있다.

단일 FET를 반대 방향으로 배치하면 off 상태의 reverse diode 경로는 달라진다. 대신 다른 방향의 blocking 문제가 생긴다. channel이 on이면 MOSFET는 양방향으로 current를 흘릴 수 있어 orientation만으로 모든 동작 상태를 해결하지도 못한다.

back-to-back은 diode 둘의 방향을 이용한다

두 N-channel FET의 drain을 가운데에서 공통으로 연결하고 각 source를 IN·OUT에 연결하면 body diode는 양쪽 바깥 node에서 가운데 node를 향한다. 두 channel이 off일 때 IN→OUT과 OUT→IN 어느 방향으로도 두 diode가 모두 forward로 연결된 경로가 생기지 않는다.

하지만 둘을 on하면 channel 경로는 다시 양방향으로 연결될 수 있다. 따라서 살아 있는 두 전원 사이에서 reverse flow를 막으려면 voltage 관계를 관찰하고 blocking FET를 적절히 제어해야 한다. back-to-back 배치와 제어 정책이 함께 기능을 만든다.

TPS25947은 common-drain back-to-back MOSFET를 통합한다. IN−OUT voltage를 감시해 BFET gate를 조절하는 linear ORing loop와, 빠른 reverse event를 위한 comparator를 사용한다. 다시 forward conduction으로 돌아갈 때는 hysteresis도 적용한다. TPS25947 Rev C, 35쪽 7.3.7

DC blocking과 순간 reverse pulse를 구분한다

입력이 천천히 낮아지는 경우와 output에 다른 전원이 빠르게 hot-plug되는 경우는 다르다. 후자에서는 detection과 gate turn-off가 완료되기 전의 transient current 및 rail glitch를 확인해야 한다. reverse comparator의 response 정의와 실제 system loop를 함께 보는 이유다.

blocking 기능이 있어도 leakage까지 수학적으로 0인 것은 아니다. 같은 데이터시트는 unpowered 조건 VOUT=12V, VIN=0V에서 OUT leakage current의 typical 값을 4.86µA로 기재한다. 이것은 그 조건의 typical 값이며 모든 온도·전압의 maximum leakage 보장이 아니다. 같은 원문, 10쪽 6.5 IREVLKG(OFF)

hold-up을 계산할 때 이 구분이 중요하다. 가상의 1000µF capacitor에서 역류 관련 leakage가 일정한 5µA라고 가정하면 그 항목만으로 생기는 voltage 감소는 5mV/s다. 1V 감소에 200초가 걸린다는 이상적 계산이다. 실제 leakage가 voltage에 따라 변하는 효과와 capacitor 자체의 leakage는 여기서 제외했다.

같은 capacitor에 5mA load가 붙으면 load만의 감소 slope는 5V/s이고 1V 감소 시간은 0.2초다. 역류를 잘 막았다는 사실이 긴 backup 시간을 자동으로 만들지는 않는다. total discharge는 load·capacitor·다른 연결 경로까지 더해야 한다.

꺼진 입력의 상태까지 시험한다

reverse-current blocking과 input reverse-polarity protection은 시험 조건이 다르다. 전자는 OUT이 IN보다 높아져 에너지가 거꾸로 흐르는 상황을 다루고, 후자는 input 자체가 ground보다 negative가 되는 연결을 다룬다. 어느 한 기능의 이름으로 다른 기능을 가정하지 않는다.

실제 검증에는 input powered·unpowered, output 잔류 전압, enable 상태, 빠른 전압 변화, 허용 leakage를 함께 넣는다. 특히 floating input은 작은 leakage만으로도 천천히 충전될 수 있어 측정된 input voltage만으로 역류 power를 판단하기 어렵다.

Reverse Current Blocking을 확인하는 출발점은 off command가 아니라 에너지의 경로다. body diode 방향과 on-channel 경로를 그린 다음, 누가 언제 BFET를 끄는지 확인한다. 마지막으로 transient와 leakage를 hold-up 요구에 대조하면 꺼진 rail이 다시 충전되는 문제를 구체적으로 설명하고 막을 수 있다.