절연 gate driver가 빠른 switch-node 변화에서 잘못 반응할 수 있는 이유
절연 gate driver의 내압이 높아도 빠르게 움직이는 switch node에서 output이 잘못 반응할 수 있다. CMTI는 두 절연 영역 사이의 common-mode voltage가 얼마나 빠르게 변해도 신호 전달이 올바른지를 나타내는 지표다. voltage의 크기와 변화 속도는 같은 시험 조건이 아니다.
high-side의 reference도 함께 움직인다
high-side driver의 output 영역은 power switch의 source 또는 emitter를 reference로 삼는다. switch node가 수백 V를 이동하면 그 영역의 ground도 logic input 영역의 ground에 대해 이동한다. barrier를 통해 보내는 논리 값이 그대로여도, 두 영역 사이의 common-mode voltage는 빠르게 변한다.
CMTI의 단위는 V/ns 또는 kV/µs이며 두 표현은 수치가 같다. 예를 들어 100V/ns는 100kV/µs다. TI의 설명은 상승·하강 common-mode transient 동안 신호가 맞는 state를 유지하는지 확인한다고 정의한다. TI SLUAAZ0A, What is Common-Mode Transient Immunity?
DC 경로가 없어도 capacitance는 current를 전달한다
절연 barrier와 PCB, isolated bias transformer에는 두 영역 사이의 capacitance가 존재할 수 있다. 이 capacitance의 displacement current는 i=C·dV/dt다. 도선으로 DC가 연결되지 않았다는 사실만으로 transient current까지 0이라고 할 수 없다.
가상의 총 coupling capacitance를 2pF라고 정하자. 두 ground의 voltage가 800V를 20ns 동안 일정한 slope로 움직이면 40V/ns이며 current의 크기는 2pF×40V/ns=80mA다. 전환 동안 옮겨지는 charge는 CΔV=1.6nC다.
같은 800V가 5ns에 이동하면 slope는 160V/ns, current는 320mA가 된다. charge는 여전히 1.6nC지만 더 짧은 시간에 전달되어 peak current가 네 배다. 일정한 C와 linear edge의 예이며 실제 driver의 isolation capacitance를 2pF라고 주장한 것이 아니다.
이 current가 전체 어디로 돌아가는지에 따라 local ground나 input node에 voltage 변화가 생길 수 있다. 단순하게 특정 귀환 impedance를 저항 1Ω로 가정하면 위 current가 만드는 순간 drop은 각각 80mV·320mV다. 실제 impedance는 frequency-dependent이며 모든 current가 같은 input pin으로 들어간다고 볼 수 없으므로, 이 숫자만으로 logic error를 판정하지 않는다.
TI의 isolated bias 설명도 transformer capacitance와 switch-node slew rate가 common-mode current를 정하며, 그 current가 ground bounce와 동작 오류의 경로가 될 수 있다고 설명한다. driver IC의 barrier 외에 bias supply의 coupling도 함께 볼 이유다. TI SSZTDB0, transformer parasitic capacitance와 common-mode current
평균 edge가 specification 안에 있어도 local slope를 본다
UCC21750은 electrical table에 minimum CMTI 150V/ns를 적으며 insulation 관련 voltage 정격은 별도 표로 둔다. CMTI가 높은 속도의 신호 전달 조건이라는 점을 내압의 kV 숫자와 구분해 읽는다. UCC21750 Rev C, 8쪽 6.8–6.9
앞의 40V/ns 예는 이 수치보다 작고 160V/ns는 크다. 단, 실제 common-mode amplitude·bias·temperature·측정 정의와 같은 조건을 맞추어 비교해야 한다. 160V/ns에서는 이 minimum 숫자만으로 면역을 주장할 수 없다는 뜻이지 반드시 오류가 난다는 판정은 아니다.
실제 edge에는 ringing과 국소적인 빠른 구간이 있을 수 있다. 전체 800V를 전체 전환 시간으로 나눈 평균만 비교하면 최대 slope를 놓칠 수 있다. 양쪽 polarity와 probe의 reference·bandwidth를 맞추고 driver가 보는 두 영역의 voltage를 측정한다.
논리 값을 고정한 시험과 전환 중 시험은 다르다
static CMTI 시험에서는 input을 high 또는 low로 고정하고 output이 그 state를 지키는지 본다. dynamic 시험은 input의 논리 전환과 common-mode transient가 겹치는 경우 등을 다룬다. missing pulse나 큰 propagation delay처럼 계속 high·low인 상태의 시험만으로 드러나지 않는 현상도 있다. TI SLUAAZ0A, Static Versus Dynamic CMTI
같은 edge를 50kHz에서 100kHz로 더 자주 만든다고 각 edge의 dV/dt가 저절로 두 배 되는 것은 아니다. 반복률과 가장 빠른 voltage slope를 나누어 봐야 한다. 실제 noise의 반복과 bias·thermal 조건은 달라질 수 있다.
CMTI를 검토할 때는 내압에 더해 양쪽 ground가 움직이는 속도, capacitance의 current 경로와 input timing을 확인한다. driver의 보장 조건과 실제 보드의 transient가 맞는지 대조하면, 절연은 유지되는데도 gate 신호가 흔들리는 원인을 좁힐 수 있다.