칩에 금속을 붙였는데, 왜 전류가 잘 흐르지 않을까

도로가 넓어도 입구에서 막힐 수 있다

고속도로를 아무리 넓혀도 진입로가 좁으면 차량은 그 앞에서 기다린다. 트랜지스터도 전류가 흐르는 통로만 잘 만들면 끝나는 것이 아니다. 금속 배선에서 반도체로 들어가고 나오는 접촉부가 전류를 제한할 수 있다.

금속과 반도체를 맞대면 서로 다른 전자의 에너지 상태가 평형을 이루도록 전하가 재배치된다. 이 과정에서 반도체의 에너지 밴드가 휘고, 전자가 넘어야 하는 장벽이 생길 수 있다. 따라서 ‘전기가 잘 통하는 금속을 붙였으니 연결도 잘될 것’이라는 직관은 충분하지 않다.

한쪽 방향으로 전류가 더 쉽게 흐르는 정류 접촉은 쇼트키 다이오드로 활용할 수 있다. 반면 트랜지스터의 단자로는 필요한 전류 범위에서 양방향 저항이 작고 전압과 전류가 거의 비례하는 오믹 접촉을 원한다. 같은 금속·반도체 접합이라도 무엇을 설계하느냐에 따라 목표가 다르다. MIT의 쇼트키·오믹 접촉 강의

장벽의 높이와 폭은 서로 다른 문제다

담장을 넘으려면 높이가 중요하다. 하지만 전자에게는 고전적인 담장 비유에 없는 통로가 있다. 에너지 장벽이 충분히 얇으면, 꼭대기를 넘을 만큼의 에너지 없이도 반대편으로 전달될 확률이 생긴다. 이것이 양자 터널링이다.

따라서 접촉을 개선하는 방법에는 장벽을 낮추는 것뿐 아니라 장벽의 폭을 줄이는 것도 있다. 단순한 균일 도핑 n형 반도체의 공핍 근사에서는 다음 관계를 쓴다.

W ≈ √[2εs ψs / (qND)]

W는 공핍층 폭, εs는 반도체 유전율, ψs는 공핍층에 걸리는 전위차, q는 기본 전하량, ND는 이온화된 순 도너 농도다. ψs를 같게 유지한다는 조건에서 ND를 네 배로 하면 W는 절반이 된다. 실제로 도핑을 바꾸면 ψs도 달라질 수 있으므로, 이 배율은 조건을 고정한 설명용 비교다.

접촉 부근을 강하게 도핑하는 이유가 여기에 있다. 장벽이 남아 있어도 폭이 좁아지면 터널링이 쉬워질 수 있다. 비교적 낮은 도핑에서는 장벽을 넘어가는 열전자 방출이, 높은 도핑에서는 터널링이 중요해지고, 중간에는 둘이 결합한 수송도 나타난다. NPTEL의 고농도 도핑과 터널링 설명

접촉 면적을 줄이면 재료가 같아도 저항이 커진다

접촉의 품질을 비교할 때 쓰는 양이 접촉 비저항 ρc다. 단위는 Ω·cm²처럼 저항에 면적을 곱한 형태이며, 반도체 벌크의 비저항과 다르다. 작은 전압에서 접촉을 통과하는 전류 밀도가 면적 전체에 균일하다면 다음처럼 쓸 수 있다.

Rc ≈ ρc / A

Rc는 접촉 저항, A는 접촉 면적이다. 같은 ρc에서 면적만 절반으로 줄면 저항은 두 배가 된다. 소자를 작게 만드는 과정에서 금속과 반도체 사이의 재료적 연결 품질까지 개선해야 하는 이유다.

그러나 실제 평면 접촉에서는 전류가 가장자리 부근에 몰릴 수 있다. 이때 그림에 표시된 접촉 면적 전부가 똑같이 전류를 전달하지 않는다. 면적을 늘린 만큼 저항이 정확히 줄어든다고 계산하면 틀릴 수 있고, 반도체 층의 저항과 전류 분포까지 함께 풀어야 한다. Stanford의 접촉 저항과 전류 집중 설명

오믹이라는 이름이 장벽도 저항도 없다는 뜻은 아니다

이상적인 모델에서는 금속의 일함수와 반도체의 전자친화도로 장벽 높이를 예상한다. 실제 계면에는 원자 배열 변화와 계면 전자 상태가 있고, 산화물이나 반응층도 개입한다. 계면 상태 때문에 금속을 바꾸어도 장벽이 단순 예상만큼 변하지 않는 페르미 준위 고정 현상이 나타날 수 있다.

그래서 금속 이름 하나로 좋은 접촉을 고를 수 없다. 계면의 청정도, 도핑 원자의 전기적 활성화, 열처리 중 반응과 확산까지 맞춰야 한다. 도핑 농도를 끝없이 높일 수도 없으며, 계면에 원자가 많다는 사실과 전류 수송에 기여하는 활성 도핑 농도가 높다는 사실은 구분해야 한다. Stanford의 장벽 높이·계면·도핑 한계 설명

오믹 접촉은 실제 동작 범위에서 연결부가 충분히 작은 전압강하로 전류를 전달한다는 설계 결과다. 장벽이 완전히 사라졌다는 선언도, 접촉 저항이 0이라는 약속도 아니다.