큰 칩을 네 조각으로 나누면, 불량도 네 조각이 될까?

큰 피자 한 판에 탄 자국이 하나 생겼다면

피자 전체를 폐기해야 하는 가게와, 멀쩡한 조각을 따로 모아 팔 수 있는 가게를 생각해 보자. 탄 자국의 수가 같아도 버리는 음식의 양은 다르다. 큰 반도체를 여러 칩렛으로 나누는 경제성에도 비슷한 논리가 들어 있다. 작은 칩은 결함을 만날 기회가 적고, 한 조각의 실패 때문에 함께 버리는 면적도 줄어든다.

다만 “칩이 작으니 수율이 높다”만으로는 설명이 끝나지 않는다. 최종 제품에는 작은 칩 여러 개가 전부 필요하다. 조각의 성공률과 완제품의 성공률을 구별해야 한다.

면적이 커지면 ‘무사할 확률’은 어떻게 변할까

결함이 서로 독립적으로, 공간에 고르게 발생하며 치명적인 결함 하나만 있어도 해당 칩이 실패한다고 가정하자. 가장 단순한 포아송 수율 모형은 다음과 같다.

Y = exp(−D₀ × A)

Y는 치명적 결함이 없는 비율, D₀는 단위면적당 치명적 결함의 평균 수, A는 칩 면적이다. exp는 자연상수 e를 밑으로 하는 지수함수다. 엄밀한 분석에서는 회로 배치와 결함 크기에 따라 실패를 일으킬 수 있는 ‘임계 면적’을 따진다. 여기서는 칩 전체가 같은 정도로 취약하다고 단순화했다. MIT의 수율 모형 강의

설명용으로 D₀를 0.2개/cm²라 두자. 4cm² 칩의 수율은 약 45%, 1cm² 조각 하나는 약 82%다. 실제 공장의 공개 수치가 아니라 같은 모형으로 계산한 예다. 면적이 네 배라고 수율이 네 배 나빠지는 것은 아니다. ‘결함이 하나도 없어야 한다’는 조건 때문에 지수적으로 줄어든다.

네 조각을 아무렇게나 묶으면 이득이 사라진다

여기서 함정이 있다. 검사를 하지 않고 작은 칩 네 개를 무작위로 골라 붙인다면, 네 개 모두 정상일 확률은 다음과 같다.

Y_묶음 = [exp(−D₀ × A/4)]⁴ = exp(−D₀ × A)

조립 실패도 없다는 이상적인 조건에서 원래 큰 칩과 같다. 숫자를 나눴다고 확률의 법칙이 바뀌지는 않는다.

칩렛의 핵심은 조립 전에 검사해 양품을 골라 모을 수 있다는 점이다. 다른 칩렛 하나가 실패해도 멀쩡한 조각을 다른 제품에 쓸 기회가 생긴다. 이 ‘known-good die’ 전략은 전체를 한 덩어리로 만들어 함께 버리던 비용을 줄인다. 필요한 기능마다 적합한 공정을 선택하는 이점도 있다. 모든 블록을 가장 비싼 최신 공정으로 만들 필요가 줄어드는 것이다. imec의 칩렛 설계 분석

싸게 만든 조각을 비싸게 연결할 수도 있다

좋은 조각만 골랐어도 연결이 실패하면 완제품은 불량이다. 패키지 기판과 접합, 조립 전후의 검사에는 비용이 들고, 칩 사이 통신에는 추가 회로와 전력·시간이 필요하다. 연결 회로 때문에 조각들의 총면적이 원래 칩보다 커질 수도 있다. AMD도 자체 백서에서 개별 칩 수율의 이득과 패키징·연결 때문에 발생하는 시스템 수율 손실을 구별한다. AMD Chiplet Ecosystem, p.3

양품 선별도 마법은 아니다. 조립 전에 가능한 검사와 조립 후에야 가능한 검사가 다르고, 검사 시간과 장비에도 값을 치른다. ‘양품으로 판정된 조각’이 최종 사용 조건에서도 반드시 무결하다는 뜻은 아니다. 회수한 실리콘의 가치와 검사에 든 비용을 함께 계산해야 한다.

포아송 식에도 조건이 있다. 실제 결함은 한곳에 몰릴 수 있고, 회로마다 같은 결함에 대한 취약성이 다르다. 예비 회로로 고칠 수 있는 결함과 속도 규격을 못 맞추는 실패도 따로 봐야 한다. 이 식 하나로 특정 제품의 수율이나 가격을 알아낼 수는 없다.

결국 칩을 나눌지는 ‘작으면 무조건 좋다’가 아니라, 버리지 않고 살리는 실리콘의 가치가 추가 연결·검사·조립 비용을 넘는지의 문제다. 설계자가 자르는 것은 회로만이 아니다. 실패했을 때 함께 버려야 하는 비용의 범위도 자른다.