buck이 높은 입력에서 낮은 출력을 만들 때 먼저 부딪히는 한계

buck converter의 출력 divider를 1.2V로 맞췄는데 높은 입력에서 규칙적인 switching이 깨질 수 있다. Minimum on-time은 high-side switch가 실제로 제어 가능한 가장 짧은 켜짐 시간이다. feedback가 더 짧은 pulse를 요구해도 이 한계 아래의 pulse를 그대로 만들 수는 없다.

높은 변환비는 아주 짧은 pulse를 요구한다

이상적인 steady-state CCM buck에서 high-side가 켜지면 inductor에는 Vin−Vout, 꺼지면 −Vout이 걸린다. 한 주기의 inductor volt-second가 0이어야 하므로 D(Vin−Vout)+(1−D)(−Vout)=0, 즉 D=Vout/Vin이다. D는 duty ratio이고 on-time은 ton=D/fsw다.

이는 voltage drop과 dead time을 제외하고 매 cycle 같은 switching을 하는 모델이다. 가상의 48V→1.2V buck을 1MHz로 운용하면 D=0.025, period는 1µs이며 필요한 on-time은 25ns다. divider가 올바른 값을 요구한다는 사실과 회로가 25ns pulse를 만들 수 있다는 사실은 별개다.

TI는 leading-edge blanking, switch-node의 rise/fall 시간과 level-shifter delay 등을 minimum on-time을 만드는 요인으로 설명한다. 모든 controller의 제한이 같은 내부 원인이라는 뜻은 아니며, 실제 제어 가능한 pulse width를 확인해야 한다. TI, SSZTAH4의 minimum on-time 설명

frequency를 낮추면 pulse width가 늘어난다

이번 가상 controller의 운용 조건에서 minimum on-time을 60ns라고 정하자. 특정 제품의 모든 corner를 대신하는 값은 아니다. 1MHz에서 매 cycle 반드시 60ns 켠다면 minimum duty는 0.06이 된다. 앞의 0.025보다 크므로 같은 ideal CCM 관계를 유지하면서 목표 1.2V를 만들 수 없다.

frequency를 400kHz로 낮추면 필요한 ton은 62.5ns다. 60ns보다 길지만 여유는 2.5ns뿐이다. 입력이 60V로 높아지면 같은 1.2V·400kHz에서 ton=50ns로 다시 부족해진다. nominal 입력만 계산하면 높은 Vin 조건을 놓친다.

Vin,max=60V를 쓰면 이상적인 fixed-frequency 조건에서 fsw≤Vout/(Vin,max·ton,min)이다. 이번 값으로는 약 333.3kHz다. 250kHz를 선택하면 60V에서도 80ns를 요구하여 20ns의 계산상 여유가 생긴다. 이것만으로 component loss·온도·실제 pulse transition을 포함한 설계가 검증됐다는 뜻은 아니다.

LM5146 데이터시트도 작은 minimum on-time을 높은 step-down ratio와 연결하며, 전기 특성에 bootstrap voltage와 HO의 측정 기준을 붙여 적는다. 요약 페이지의 숫자와 실제 조건별 한계를 구분해 읽어야 한다. LM5146 Rev A, 1쪽 Description과 9쪽 PWM Control

pulse를 건너뛰는 방법은 시간 구조를 바꾼다

짧은 pulse를 만들 수 없을 때 일부 controller는 pulse skipping이나 frequency foldback을 사용한다. pulse skipping은 pulse 자체를 생략하고, foldback은 더 긴 period에서 규칙적인 pulse를 만들도록 frequency를 낮춘다. 어느 동작을 하는지는 실제 controller와 mode에 따라 확인한다. TI, SSZTAH4의 서로 다른 minimum on-time 대응

설명용으로 1MHz clock의 12개 period 중 5개에서만 60ns pulse를 넣는다고 정하자. total on-time은 300ns, total 시간은 12µs라 average duty가 0.025다. 평균 volt-second 관점에서는 앞의 48V→1.2V에 필요한 비율과 맞는다.

그러나 실제 switching edge가 매 1µs마다 나타나는 것은 아니다. 5개의 pulse를 어떻게 배치하느냐에 따라 inductor current와 output ripple, spectrum이 달라진다. 이 pulse 개수의 계산은 controller의 정확한 skip sequence나 출력 ripple을 예측한 것이 아니며, 평균 duty가 가능해지는 이유만 보여 준다. DCM에서는 D=Vout/Vin 관계 자체도 동일하게 적용하지 않는다.

switching frequency를 높이면 inductor 크기에 유리할 수 있지만, 높은 Vin·낮은 Vout에서는 required on-time이 먼저 제한될 수 있다. 반대로 Vin이 Vout에 가까워지면 minimum off-time과 maximum duty도 별도의 경계가 된다.

minimum on-time을 검토할 때는 Vin 최대·Vout 최소·fsw 최대에서 required pulse width부터 계산한다. 그 조건에서 실제 한계와 mode 동작, 허용 ripple·frequency spectrum을 확인한다. divider의 목표값에 더해 회로가 구현할 수 있는 시간을 함께 보면 높은 변환비의 buck이 부딪히는 첫 제약을 설명할 수 있다.