multiphase buck에서 ripple 상쇄는 duty에 따라 달라진다

두 buck phase를 180° 띄우면 output ripple이 항상 절반이 될까. Interleaved Ripple Cancellation에서는 phase별 current의 증가·감소 구간이 겹치는 방식이 중요하다. phase 수만 세기보다 duty와 실제 timing을 넣어 current의 합을 계산해야 한다.

capacitor가 보는 것은 phase current의 합이다

두 phase가 같은 output에 연결되어 있고 load current가 일정하면 capacitor current는 iL1+iL2−Iload다. 각 inductor에 ripple이 남아 있어도 두 ripple의 합이 작으면 capacitor가 받아내야 하는 AC current가 줄어든다.

한 phase가 오를 때 다른 phase가 같은 크기로 내려가면 합은 일정하다. 반대로 두 phase가 동시에 내려가는 interval이 남으면 그동안 합도 감소한다. duty에 따라 이 interval의 길이가 달라진다.

TPS6594-Q1은 여러 buck을 묶는 구성에서 phase-shifted 출력을 제공한다. 원문은 4-phase의 90° 간격과, 2·3·4 phase에서 증가하는 effective ripple frequency를 설명한다. amplitude의 상쇄 정도까지 phase 수 하나로 고정하는 것은 아니다. TPS6594-Q1 Rev B, 49–50쪽 8.3.2.1.1·8.3.2.1.2

duty 0.25에서는 함께 내려가는 시간이 남는다

계산용 ideal buck의 Vin=12V, L=10µH, 각 phase fsw=500kHz로 정하자. 두 phase가 2µs period의 절반인 1µs만큼 떨어져 있다. 두 inductor의 평균 current는 각각 2A여서 load는 4A이고 CCM을 유지한다고 가정한다. 이들은 TPS6594-Q1의 실제 전압·inductor·frequency 설정이 아니다.

Vout=3V이면 duty는 0.25다. 각 phase는 0.5µs 동안 on이고 1.5µs 동안 off다. 상승 slope는 0.9A/µs, 하강 slope는 −0.3A/µs이므로 한 phase의 peak-to-peak ripple은 0.45A다.

첫 phase가 on인 동안 다른 phase는 off다. 합의 slope는 0.9−0.3=0.6A/µs이고, 0.5µs 동안 0.3A가 증가한다. 그다음 두 phase가 모두 off인 0.5µs 동안 합은 −0.6A/µs로 0.3A 감소한다. 나머지 반 period에서도 역할을 바꿔 같은 과정이 반복된다.

따라서 합의 peak-to-peak ripple은 0.3A다. 두 phase를 동시에 switching하면 0.9A이므로 이 조건의 interleaving은 그 합을 1/3로 낮춘다. 한 phase의 0.45A와 비교하면 2/3다. 어떤 값을 기준으로 ripple 감소를 말하는지 명시해야 한다.

duty 0.5에서는 이상적인 합이 일정하다

같은 Vin·L·frequency에서 Vout을 6V로 바꾸면 duty는 0.5다. 각 phase의 on과 off는 1µs이고, current slope는 +0.6A/µs와 −0.6A/µs다. 두 phase를 정확히 반 period 띄우면 항상 하나가 오르고 다른 하나가 같은 속도로 내려간다.

각 phase의 ripple은 0.6A지만 합의 ripple은 이 ideal 모델에서 0A다. phase를 늘렸기 때문에 각 inductor current가 평평해진 것은 아니다. current가 합쳐지는 지점에서 AC 성분이 서로 상쇄된 것이다.

실제 output voltage ripple까지 완전히 없어진다는 주장은 아니다. switch edge의 parasitic, capacitance·ESR·ESL, load variation과 controller의 timing error는 남는다. 입력에 흐르는 pulsed current의 경로도 output current 합과 구분한다.

100ns timing 오차만 있어도 잔류 ripple이 생긴다

duty 0.5의 두 phase 간격을 1µs 대신 1.1µs로 둔 자체 반례를 보자. period의 일부에서 두 phase가 함께 on인 100ns interval과 함께 off인 100ns interval이 생긴다. 합의 slope는 그곳에서 각각 +1.2A/µs와 −1.2A/µs다.

각 interval이 만드는 합의 변화는 0.12A이므로 이 waveform의 peak-to-peak residual ripple은 0.12A다. 나머지 interval의 합은 일정하다. duty가 cancellation 지점에 있어도 phase timing이 맞지 않으면 상쇄가 남는다는 계산이다.

inductance나 switching voltage가 다르면 두 current의 slope도 달라진다. current sharing이 평균값을 맞춰도 모든 ripple slope가 같다는 보장이 되지는 않는다. phase를 줄이거나 추가하는 동안의 transient 역시 steady-state 두 파형의 합으로 끝나지 않는다.

Interleaved Ripple Cancellation을 평가할 때는 operating duty별로 phase current와 합의 waveform을 함께 본다. 잔류 ripple이 있으면 반복 frequency가 높아져 filter에 도움이 될 수 있지만, frequency 증가와 amplitude 감소는 각각 확인해야 한다. 합이 이상적으로 일정한 조건에서는 residual ripple의 frequency를 별도로 부여할 필요도 없다.

phase 수가 많은 설계의 이점은 전류를 나누는 것과 ripple을 시간적으로 겹쳐 줄이는 데 있다. 두 효과를 구분하고 duty·phase 간격·inductor 공차를 함께 계산하면, 언제 강한 상쇄를 얻고 언제 그 이점이 줄어드는지 예측할 수 있다.