PCM SET 시간을 줄일 때 결정화 완료 여부를 따로 봐야 한다

PCM 셀에 낮은 저항을 기록하려고 SET 전류를 높였는데, pulse를 짧게 만든 뒤 오히려 결과가 들쭉날쭉해졌다고 하자. 가열 능력은 커졌으니 기록도 빨라져야 할 것 같다. 그러나 PCM SET에서 확인해야 할 것은 peak 전류 자체보다, 최종 전류 경로가 충분히 결정화됐는지다.

PCM은 상변화 재료의 원자 배열을 바꾸어 저항을 기록한다. 일반적으로 결정질은 저항이 낮고 비정질은 높다. SET는 낮은 저항의 결정질 경로를 만드는 동작이다. 원자가 움직일 수 있는 온도까지 가열하는 일과, 그 상태에서 결정이 형성될 시간을 주는 일이 함께 필요하다. pulse의 시작부터 끝까지 결정화에 유효한 시간이라고 볼 수는 없다. 셀은 열용량과 주변으로의 열손실 때문에 전기 파형을 그대로 온도 파형으로 옮기지 않는다.

Antolini 등의 PCM programming 연구 §2.2와 Figure 3에서는 SET pulse의 amplitude, 평탄한 구간의 폭, 내려가는 기울기를 각각 조절한다. 이 실험의 SET 파형은 초기 용융 단계 뒤에 느린 결정화 단계를 둔다. 따라서 SET를 반드시 용융 온도 아래에서만 이루어지는 동작으로 정의하면 이 파형을 설명하지 못한다. 최종 상태를 정하는 것은 최고 온도뿐 아니라 그 뒤에 결정이 자라는 과정이다.

온도에 머무는 시간이 왜 필요한지 간단한 가상 모델로 살펴보자. 처음 비정질인 한 영역이 일정한 결정화 온도에 놓였고, 결정화된 비율을 X라고 하자. 설명을 위해 X = 1 − exp(−t/τ)라는 1차 모델을 사용한다. 실제 PCM의 핵생성·성장식을 대신하는 제품 모델은 아니며, 온도도 구간 안에서 일정하다고 가정한다.

조건 A에서 유효 체류시간이 80 ns이고 τ가 20 ns라면 X는 약 98.2%다. 조건 B에서는 더 높은 온도로 결정화가 빨라져 τ가 10 ns가 됐지만, 체류시간을 20 ns로 줄였다고 하자. 이때 X는 약 86.5%다. 단위 시간당 변화가 두 배 빨라져도, 쓸 수 있는 시간을 네 분의 일로 줄이면 진행 정도가 작아진다. 동일한 목표를 비교하려면 peak가 아니라 t/τ에 해당하는 누적 진행을 봐야 한다.

이 예에서 X를 그대로 conductance로 바꾸면 안 된다. 실제 셀에서는 남은 비정질 영역의 위치와 연결 구조가 중요하다. 같은 결정질 비율이어도 전극 사이에 이어진 경로가 있느냐에 따라 저항이 달라질 수 있다. 98.2%라는 값도 SET 성공률이나 특정 저항의 보증값이 아니다. 예제가 설명하는 것은 가열 속도 향상과 결정화 완료가 별개의 조건이라는 점이다.

pulse 끝을 줄이는 경우에도 같은 문제가 생긴다. 초기 가열을 유지한 채 천천히 내려가던 tail을 없애면, 결정화가 일어나던 온도 구간을 지나는 시간이 줄어들 수 있다. 특히 일부가 녹은 파형에서는 급격히 식히는 과정이 비정질을 남길 수 있다. 전류를 더 높여 부족한 시간을 보상한다는 생각은, 재료를 더 많이 녹이는 방향과 섞이기 쉽다.

SET 최적화에서 비교할 결과는 같은 읽기 조건에서 얻은 최종 저항 분포다. 한 셀의 평균값만 내려갔는지, 셀 간 분포의 높은 저항 꼬리도 목표 안에 들어오는지 구분해야 한다. pulse가 끝난 직후와 일정한 대기시간 뒤의 값을 섞으면 열적 과도 현상이나 시간 변화가 파형 효과처럼 보일 수 있다. 초기 상태도 통일해야 한다. 이미 결정이 남아 있는 셀과 충분히 비정질화된 셀은 같은 pulse에 똑같이 반응할 이유가 없다.

실제로 적용할 때는 pulse 폭과 tail을 바꾸면서, 정해진 초기 상태에서 고정된 대기시간 뒤에 읽는 실험이 필요하다. 그 결과로 SET 목표를 만족하는 구간을 찾은 다음 시간과 소비 비용을 비교해야 한다. PCM SET 시간을 줄였다는 주장은 전기 pulse가 짧아졌다는 기록만으로 완성되지 않는다. 낮은 저항 경로가 필요한 범위에서 형성됐다는 결과까지 있어야, 기록 시간을 줄인 것으로 볼 수 있다.