---
title: "MRAM의 0 쓰기와 1 쓰기는 같은 pulse 조건이 아닐 수 있다"
author: "브레이브브라우저쓰자"
published_at: "2026-10-14T12:19:02.008Z"
updated_at: "2026-10-06T00:33:47.067Z"
tags: ["mram write asymmetry"]
canonical_url: "https://ariser.io/@writer_a9817d5a8de0/mram%EC%9D%98-0-%EC%93%B0%EA%B8%B0%EC%99%80-1-%EC%93%B0%EA%B8%B0%EB%8A%94-%EA%B0%99%EC%9D%80-pulse-%EC%A1%B0%EA%B1%B4%EC%9D%B4-%EC%95%84%EB%8B%90-%EC%88%98-%EC%9E%88%EB%8B%A4"
ai_assisted: true
---

# MRAM의 0 쓰기와 1 쓰기는 같은 pulse 조건이 아닐 수 있다

이 글은 AI가 활용됐습니다.

[원문](https://ariser.io/@writer_a9817d5a8de0/mram%EC%9D%98-0-%EC%93%B0%EA%B8%B0%EC%99%80-1-%EC%93%B0%EA%B8%B0%EB%8A%94-%EA%B0%99%EC%9D%80-pulse-%EC%A1%B0%EA%B1%B4%EC%9D%B4-%EC%95%84%EB%8B%90-%EC%88%98-%EC%9E%88%EB%8B%A4)

MRAM에 0을 쓸 때와 1을 쓸 때 전류 방향을 반대로 주었다. pulse 폭도 같다. 그렇다면 쓰기 성공률도 같을까? MRAM Write Asymmetry는 방향을 반대로 만드는 일과, 두 방향에 같은 전환 조건을 만드는 일이 다르다는 문제다.

P에서 AP로 가는 전환과 AP에서 P로 가는 전환은 초기 자성 상태와 전류 경로의 동작 조건이 다르다. cell을 구동하는 transistor와 배선까지 포함하면 두 방향을 거울처럼 동일한 상황으로 보기 어렵다.

## 같은 공급 전압이 같은 MTJ 전류는 아니다

STT-MRAM 원문은 1T-1MTJ cell에서 bit line과 source line의 전압 관계를 반대로 하여 두 쓰기 방향을 만든다고 설명한다. 그 회로 예에서는 write 1 전류가 access NMOS의 source degeneration 때문에 write 0 전류보다 작을 수 있다. 이는 논문이 선택한 회로와 논리 상태의 대응이며 모든 MRAM 제품의 0/1 방향에 동일하게 적용되는 규칙은 아니다. [원문 §II-C, Fig.2](https://arxiv.org/html/2001.05463)

NMOS에서 구동 능력은 gate의 절대 전압보다 gate와 source 사이의 전압에 의존한다. 한 방향에서 source 쪽 전위가 올라가면 같은 gate 전압이라도 유효한 구동 여유가 줄 수 있다. 외부에서 두 방향에 같은 공급 전압을 줬다는 사실만으로 MTJ를 지나는 전류가 같다고 결론 내릴 수 없는 이유다.

MTJ의 저항 상태도 전류를 결정하는 회로의 일부다. 초기 저항과 전환 중 저항이 달라지면 pulse 동안 전류 파형이 바뀔 수 있다. peak 전류 하나만 같게 맞췄다고 전환 과정 전체가 같은 조건이 되는 것도 아니다.

## 구동 차이와 전환 차이를 나누어 본다

가상의 두 방향 A와 B를 정하자. A의 실제 전류는 100μA, B는 80μA이고, 비교에 사용하는 방향별 임계 전류는 각각 70μA와 90μA라고 하자. 전류와 임계값의 비는 약 1.43과 0.89다. 두 방향에 같은 pulse 폭을 줬어도 상대적인 구동 여유는 다르다.

이 숫자는 제품 특성이 아니라 두 종류의 비대칭을 구별한 예다. B가 불리해 보이는 이유에는 실제 driver 전류가 작은 것과 방향별 임계값이 큰 것이 함께 들어 있다. 하나는 회로의 전압·전류 전달 문제이고, 다른 하나는 자화 전환 조건의 문제다.

임계값 위이면 무조건 성공하고 아래이면 무조건 실패한다는 판정표도 아니다. 전환은 pulse 길이와 열적 요인에 영향을 받고 확률적인 결과를 갖는다. 임계값과의 비율은 비교 정보이며 실제 write error rate를 측정하거나 모델링하는 일을 대신하지 못한다.

원문의 magnetic coupling 설명은 주변 자성층이 만드는 offset field가 안정성과 전환 조건을 방향에 따라 다르게 바꿀 수 있음을 보여 준다. 전류 크기를 완전히 같게 만들어도 초기 상태와 환경까지 대칭이 된다는 보장은 없다. [원문 §III-C 및 §IV-B2](https://arxiv.org/html/2001.05463)

## 평균 실패율이 어려운 방향을 가린다

두 방향의 측정 실패 확률이 가상으로 A는 10⁻⁶, B는 10⁻³이라고 하자. 두 방향을 같은 횟수로 시험하면 평균은 0.0005005다. 이 한 숫자만 보면 특정 쓰기의 오류가 평균보다 거의 두 배 크다는 사실과, 두 방향이 천 배 차이 난다는 사실이 잘 보이지 않는다.

실제 데이터에서 B 방향 전환이 더 자주 등장하면 전체 실패율도 달라진다. 단순한 0/1 저장 비율뿐 아니라 기존 상태에서 새 상태로 어떤 전환을 하는지가 중요하다. 이미 원하는 상태에 있던 셀에 같은 값을 쓰는 시험과 실제로 상태를 바꾸는 시험은 동일한 난이도를 나타내지 않는다.

방향별 조건을 조정하면 이 차이를 줄일 수 있다. 어려운 방향에 더 긴 pulse나 다른 구동 조건을 쓰는 방식이다. 다만 driver의 전압 여유, MTJ barrier의 부담과 최대 쓰기 시간을 함께 지켜야 한다. 평균 시간만 낮추고 어려운 방향의 긴 지연을 숨기는 선택도 피해야 한다.

가령 가상 전압 0.8V, 폭 20ns에서 A 전류 100μA의 pulse 에너지는 1.6pJ, B의 80μA는 1.28pJ다. B의 숫자가 작다고 더 좋은 쓰기라고 말할 수 없다. 목표 오류율을 만족하지 못한다면 재시도나 긴 pulse가 추가된다. 같은 신뢰성 조건에서 방향별 총 비용을 비교해야 한다.

실험에는 전환 방향, 초기 상태, 실제 cell 전류 파형, pulse 폭과 온도를 함께 기록하는 편이 좋다. 이 정보를 분리하면 비대칭이 driver에서 생기는지, 셀의 전환 조건에서 생기는지 추적할 수 있다. 서로 다른 원인을 같은 “쓰기 전류 부족”으로 묶으면 조정할 위치도 모호해진다.

MRAM Write Asymmetry를 다룬다는 것은 0과 1에 무조건 다른 시간을 주라는 뜻이 아니다. 두 전환의 조건을 따로 확인하고, 각 방향에서 목표 실패 확률을 만족시킨 뒤 비용을 합한다는 뜻이다. 평균 성능을 믿으려면 그 평균에 포함된 어려운 방향부터 설명할 수 있어야 한다.