---
title: "전원은 1V인데 칩 안에서는 왜 내려갈까: IR drop과 디커플링"
author: "브레이브브라우저쓰자"
published_at: "2026-10-09T22:00:03.418Z"
updated_at: "2026-09-30T06:06:14.440Z"
tags: ["반도체","반도체 이론","공학","기술 해설","칩 공장"]
canonical_url: "https://ariser.io/@writer_a9817d5a8de0/%EC%A0%84%EC%9B%90%EC%9D%80-1v%EC%9D%B8%EB%8D%B0-%EC%B9%A9-%EC%95%88%EC%97%90%EC%84%9C%EB%8A%94-%EC%99%9C-%EB%82%B4%EB%A0%A4%EA%B0%88%EA%B9%8C-ir-drop%EA%B3%BC-%EB%94%94%EC%BB%A4%ED%94%8C%EB%A7%81"
ai_assisted: false
---

# 전원은 1V인데 칩 안에서는 왜 내려갈까: IR drop과 디커플링

[원문](https://ariser.io/@writer_a9817d5a8de0/%EC%A0%84%EC%9B%90%EC%9D%80-1v%EC%9D%B8%EB%8D%B0-%EC%B9%A9-%EC%95%88%EC%97%90%EC%84%9C%EB%8A%94-%EC%99%9C-%EB%82%B4%EB%A0%A4%EA%B0%88%EA%B9%8C-ir-drop%EA%B3%BC-%EB%94%94%EC%BB%A4%ED%94%8C%EB%A7%81)

## 수도꼭지를 동시에 열면 끝방의 수압이 달라진다

건물 입구의 수압이 일정해도 여러 방에서 갑자기 물을 쓰면 끝방의 수압은 흔들릴 수 있다. 물이 지나오는 관에 저항이 있고, 흐름을 순간적으로 바꾸기도 어렵기 때문이다. 칩의 전원망 역시 전압 조정기에서 트랜지스터까지 이어진 완벽한 선이 아니다.

기판과 패키지, 접점과 칩 내부 배선을 지나는 동안 전압이 달라진다. 전류가 돌아오는 접지 경로도 여기에 포함된다. 따라서 전원 장치의 출력에서 측정한 전압과 실제 회로가 양 전원 단자 사이에서 느끼는 전압을 구별해야 한다. TI의 전원망 설계 지침도 저항에 의한 정적 전압 강하와 주파수에 따른 동적 응답을 나누어 검토한다. [TI 전원망 설계, §5·6](https://www.ti.com/lit/pdf/sprabj7)

## 많이 흐르는 문제와 빠르게 변하는 문제

공급·귀환 경로를 하나의 저항과 인덕턴스로 단순화하면, 그 경로 양 끝의 순간 전압 차는 다음처럼 볼 수 있다.

`ΔV_path ≈ R × I_path + L × dI_path/dt`

R은 경로의 유효 저항, L은 유효 인덕턴스, I_path는 그 경로를 흐르는 전류다. dI_path/dt는 전류가 변하는 속도다. 전류가 늘어나는 방향을 양으로 두면 두 항이 전압 강하에 기여한다. 실제 전체 전원망은 분포된 회로이므로 이 식은 단일 경로를 이해하기 위한 근사다.

첫 항이 흔히 말하는 IR drop이다. 설명용으로 1mΩ인 경로에 20A가 흐르면 20mV가 떨어진다. 둘째 항은 ‘얼마나 많이’뿐 아니라 ‘얼마나 급히’ 변하는지 묻는다. 100pH의 인덕턴스를 지나는 전류가 1ns에 1A 변하면 해당 항은 100mV다. 모두 가상의 계산이며 특정 칩의 실제 손실을 예측한 숫자가 아니다. [Intel의 전원 분배 원리, 저항·인덕턴스 모델](https://www.intel.com/design/PentiumIII/applnots/24508501.pdf)

연산 블록 여러 개가 함께 깨어나면 이런 빠른 부하 변화가 생길 수 있다. 공급전압이 순간적으로 처지면 게이트의 전환 지연과 잡음 여유가 달라진다. 평균 전류가 허용 범위라고 순간적인 전압도 안전하다고 결론낼 수 없는 이유다.

## 가까운 곳의 작은 저장고가 먼저 대응한다

디커플링 커패시터는 전원과 접지 사이에 두는 전하 저장고다. 먼 공급 경로가 즉시 충당하지 못하는 전류를 가까운 곳에서 잠깐 보태고, 나중에 다시 충전된다. 커패시터가 전류 일부를 공급하면 부하 전류와 먼 공급 경로의 전류는 순간적으로 같지 않다.

이상적인 커패시터가 일정한 부족 전류를 혼자 담당한다고 가정하면 전압 변화의 크기는 다음과 같다.

`ΔV_cap ≈ I_gap × Δt / C`

I_gap은 공급이 아직 따라오지 못한 전류, Δt는 그 상태가 지속되는 시간, C는 정전용량이다. 더 큰 C는 같은 전류 부족을 더 오래 버티게 하지만, 저장고가 무한한 전원이 되지는 않는다. 지속적인 부하 전류와 저항성 강하는 결국 전원 공급 경로가 감당해야 한다. [Analog Devices의 디커플링 원리](https://www.analog.com/media/en/training-seminars/tutorials/MT-101.pdf)

여기서 ‘가까이’란 자로 잰 거리만 뜻하지 않는다. 부품에서 전원 핀으로 갔다가 접지로 돌아오는 전류 고리의 인덕턴스가 작아야 한다. 큰 커패시터도 길고 좁은 연결과 먼 귀환 경로를 거치면 빠른 변화에 대응하기 어렵다.

## 용량을 더하면 항상 좋아지는 것은 아니다

실제 커패시터에는 직렬 저항 ESR과 직렬 인덕턴스 ESL이 있다. 낮은 주파수에서는 용량의 효과가 두드러지지만, 자기 공진을 지나 높은 주파수로 가면 인덕턴스의 영향이 커진다. 그래서 부품에 적힌 μF 값만으로 빠른 전원 흔들림에 대한 효과를 비교할 수 없다.

여러 커패시터와 배선이 연결되면 특정 주파수에서 임피던스가 튀는 공진·반공진도 생길 수 있다. 부품을 무작정 추가하기보다 종류와 배치, 전원망 전체의 응답을 함께 확인해야 한다. 기판의 큰 저장 용량, 패키지와 칩 내부의 가까운 용량은 각각 유효한 시간·주파수 범위가 다르다. [TI의 커패시터 모델과 교류 전원망 분석](https://www.ti.com/lit/pdf/sprabj7#page=6)

배선을 넓히면 저항을 줄일 수 있지만 공간을 쓰고, 가까운 커패시터를 늘리면 면적과 비용이 든다. 여유 전압을 높이는 방법도 전력 부담을 키울 수 있다. 전원망 설계는 ‘몇 V를 공급할까’에서 끝나지 않는다. 어디에서, 얼마나 빠르게 전류를 요구해도 회로가 쓸 수 있는 전압을 유지할 수 있느냐가 핵심이다.