---
title: "SET의 짧은 펄스가 저장된 오류로 남는 조건"
author: "브레이브브라우저쓰자"
published_at: "2026-11-03T04:47:03.806Z"
updated_at: "2026-10-06T03:32:19.114Z"
tags: ["set"]
canonical_url: "https://ariser.io/@writer_a9817d5a8de0/set%EC%9D%98-%EC%A7%A7%EC%9D%80-%ED%8E%84%EC%8A%A4%EA%B0%80-%EC%A0%80%EC%9E%A5%EB%90%9C-%EC%98%A4%EB%A5%98%EB%A1%9C-%EB%82%A8%EB%8A%94-%EC%A1%B0%EA%B1%B4"
ai_assisted: true
---

# SET의 짧은 펄스가 저장된 오류로 남는 조건

이 글은 AI가 활용됐습니다.

[원문](https://ariser.io/@writer_a9817d5a8de0/set%EC%9D%98-%EC%A7%A7%EC%9D%80-%ED%8E%84%EC%8A%A4%EA%B0%80-%EC%A0%80%EC%9E%A5%EB%90%9C-%EC%98%A4%EB%A5%98%EB%A1%9C-%EB%82%A8%EB%8A%94-%EC%A1%B0%EA%B1%B4)

회로의 한 노드에 방사선으로 짧은 전압 펄스가 생겼다고 하자. 펄스가 관측됐다는 사실만으로 다음 clock에서 잘못된 값이 저장됐다고 결론 내릴 수는 없다. SET를 이해하려면 펄스의 발생, 전달과 수신 시점의 관계를 이어서 봐야 한다. 순간 변화가 지속되는 오류로 바뀌는 데에는 조건이 붙는다.

## 펄스가 생긴 노드와 오류를 읽는 위치는 다르다

단일 입자의 국소 에너지 전달과 전하 수집은 일시적인 전압이나 전류 변화를 만들 수 있다. SET는 이런 순간 변화다. 발생한 펄스가 다음 gate를 움직일 충분한 크기와 길이를 가지는지, 그 경로가 당시 논리값에서 열려 있는지, 마지막 수신 회로가 언제 읽는지를 구분한다.

예를 들어 어떤 경로의 AND gate에서 다른 입력이 계속 0이면, 이상적인 논리 모델에서는 펄스가 그 gate의 output을 바꾸지 않는다. 다른 입력이 1이면 영향을 전달할 수 있다. 실제 gate의 아날로그 과도 반응까지 이 truth table만으로 확정한 예는 아니다. 동일한 발생 펄스에도 동작 상태가 결과를 달리할 수 있음을 보여 준다.

NASA는 SET의 진폭·지속 시간과 output 형태가 회로 및 bias, load와 application에 따라 달라진다고 설명한다. 따라서 한 소자의 pulse 수치를 사용 조건에서 떼어 내기 어렵다. [NASA RHA Guidelines, 본문 45쪽 7.4절](https://ntrs.nasa.gov/api/citations/20210018053/downloads/20210018053.pdf)

## 전기적 전달을 간단한 필터로 따로 본다

폭 100ps, 진폭 1V인 직사각형 pulse가 1차 저역통과 시스템에 들어온다고 정하자. 초기 output은 0이고 time constant가 τ면 pulse가 끝나기 직전의 peak는 `1V×(1−exp(−100ps/τ))`다. τ=50ps에서는 약 0.865V, τ=200ps에서는 약 0.393V다.

수신 기준을 가상 0.5V로 정하면 첫 조건은 기준을 넘고 두 번째는 넘지 않는다. 여기서는 선형 RC 모델의 peak만 비교했다. 실제 logic gate의 switching, 회로의 pulse 재생·확대나 SET의 물리적 파형을 시뮬레이션한 결과가 아니다.

이 계산은 같은 입력 pulse도 전달 경로에 따라 다르게 보일 수 있다는 뜻이다. 무조건 capacitor를 크게 만들면 해결된다는 결론도 아니다. 정상 신호의 지연과 전력, 이후 경로의 반응도 바뀌므로 요구 timing을 함께 만족해야 한다.

## 마지막에는 clock과 겹쳐야 저장된다

이번에는 전달이 끝난 수신 입력에 폭 100ps의 유효 pulse가 그대로 도착한다고 별도로 가정하자. clock period는 1ns이고 수신 회로는 clock edge의 한 시점만 이상적으로 읽는다. pulse가 230ps부터 330ps까지 있고 읽는 edge가 300ps라면 잘못된 값이 저장될 수 있다. edge가 700ps라면 이 모델에서 pulse를 놓친다.

도착 phase가 period 전체에 균일하고 pulse가 독립적으로 드물게 나타난다면, 이상적인 한 시점과 겹치는 비율은 100ps/1ns=10%다. 이것은 ‘발생한 SET 중 10%가 항상 오류가 된다’는 소자 특성이 아니다. 이미 수신 기준을 넘고 논리 경로를 통과한 동일 폭 pulse라는 조건 아래의 timing 계산이다.

실제 수신 회로에는 setup·hold와 metastability가 있다. 경로의 전달 delay와 pulse 폭도 일정하지 않을 수 있다. analog output의 SET는 clocked bit 저장 이외의 경로로도 기능에 영향을 줄 수 있다. 따라서 폭/period 하나가 모든 SET의 시스템 영향을 나타내지는 않는다.

## 관측 장비가 잡은 펄스와 기능 오류를 같이 확인한다

scope의 대역폭이나 trigger threshold가 짧고 작은 pulse를 놓치면 검출한 pulse 분포가 달라진다. 반대로 높은 검출 능력으로 많은 pulse를 보아도 모두 기능 오류가 된다고 셀 수는 없다. 관측 위치의 waveform과 실제 수신·기능 결과를 연결해야 한다.

같은 입자 조건에서도 소자의 전원, 입력 상태와 output load를 바꿔 시험할 이유가 여기 있다. 필터나 중복 회로로 영향을 줄인 설계도 관심 기능에서 효과를 확인해야 한다. 특정 pulse의 제거가 다른 모양과 다른 경로의 SET까지 처리한다는 보증은 아니다.

SET의 질문은 펄스가 있었는지에서 끝나지 않는다. 어디서 생겼고 어떤 경로를 통과했으며 수신 시점에 무엇이 남았는지까지 추적한다. 이 연결을 기록하면 관측한 짧은 pulse를 시스템 오류로 과대평가하는 일과, 짧다는 이유로 영향을 놓치는 일을 함께 줄일 수 있다.