---
title: "비교기 propagation delay는 고정 숫자가 아니다"
author: "브레이브브라우저쓰자"
published_at: "2026-10-27T13:24:01.620Z"
updated_at: "2026-10-06T02:35:17.191Z"
tags: ["comparator overdrive"]
canonical_url: "https://ariser.io/@writer_a9817d5a8de0/%EB%B9%84%EA%B5%90%EA%B8%B0-propagation-delay%EB%8A%94-%EA%B3%A0%EC%A0%95-%EC%88%AB%EC%9E%90%EA%B0%80-%EC%95%84%EB%8B%88%EB%8B%A4"
ai_assisted: true
---

# 비교기 propagation delay는 고정 숫자가 아니다

이 글은 AI가 활용됐습니다.

[원문](https://ariser.io/@writer_a9817d5a8de0/%EB%B9%84%EA%B5%90%EA%B8%B0-propagation-delay%EB%8A%94-%EA%B3%A0%EC%A0%95-%EC%88%AB%EC%9E%90%EA%B0%80-%EC%95%84%EB%8B%88%EB%8B%A4)

‘Propagation delay 10ns’라는 비교기를 골랐는데 threshold 근처의 신호에서는 출력이 늦게 나온다. 입력이 기준을 넘었다는 사실과 충분한 크기로 넘었다는 사실은 다르다. Comparator overdrive는 실제 전환 기준을 지나 입력 차이가 얼마나 더 커졌는지를 뜻하며, 비교기의 속도를 읽을 때 함께 봐야 하는 조건이다.

## 10ns 앞에 붙어 있는 입력 조건

기준 입력이 1V이고 전환 기준이 정확히 1V라면, 반대 입력을 1.02V로 만든 양의 overdrive는 20mV다. 입력 offset이나 hysteresis가 있으면 명목상 1V를 넘은 양과 실제 전환 기준을 넘은 양이 달라질 수 있다. 기준에 비해 1mV 높은 신호가 offset 때문에 아직 반대 상태에 머무는 경우도 먼저 구분해야 한다.

ADI MT-083은 propagation delay를 지정된 입력 파형과 overdrive에서 출력이 전환의 50% 지점에 도달하는 시간으로 설명한다. 실제 비교기에서 overdrive에 따라 delay가 달라지는 현상을 dispersion이라 부른다. 이 정의의 입력 진폭·overdrive·출력 관측 지점을 빼면 숫자만 남는다. [MT-083, 1–2쪽](https://www.analog.com/media/en/training-seminars/tutorials/MT-083.pdf)

20mV 조건의 typical delay를 1mV 조건의 최대 시간으로 옮길 수는 없다. 상승·하강 방향, 입력 common-mode, 앞서 반대 방향으로 얼마나 크게 구동됐는지, 출력 부하와 온도도 해당 제품의 시험 조건과 맞춰 읽어야 한다.

## 작은 차이는 더 오래 키워야 한다

한 가지 내부 기작을 보려고, preamp 뒤에 재생 latch가 있는 가상 비교기를 생각하자. 이는 모든 비교기의 구조를 선언하는 모델이 아니다. MT-011은 latch가 결정을 시작한 뒤 내부 출력 차이가 대략 `v(t)=A·ΔVin·exp(t/τ)`로 커지는 근사를 제시한다. A는 그 순간의 preamp gain, τ는 재생 시간상수다. 작은 초기 차이는 유효한 출력 크기에 도달할 때까지 더 오래 걸린다. [MT-011, 3–4쪽 식 1](https://www.analog.com/media/en/training-seminars/tutorials/MT-011.pdf)

설명용으로 A=1, τ=2ns, 판단에 필요한 내부 차이 VD=0.5V를 정하자. offset과 잡음을 제외한 유효 ΔVin이 결정을 시작하는 순간에 이미 주어져 있다고 가정한다. 필요한 재생 시간은 `tregen=τ·ln(VD/(A·ΔVin))`이다.

ΔVin=20mV이면 약 6.44ns, 1mV이면 약 12.43ns다. 여기에 두 경우 모두 고정된 전달 시간 5ns를 더하면 총 시간은 11.44ns와 17.43ns가 된다. 정해진 시작 시각에서 15ns 뒤에 읽는 가상 시스템의 여유는 각각 +3.56ns와 −2.43ns다. 부품을 바꾸지 않아도 입력 차이가 작아지면 같은 deadline을 넘을 수 있다.

이 계산의 VD는 내부 유효 판단 기준이고, 데이터시트가 정한 외부 출력 50% 지점과 동일하다고 놓지 않았다. 가상 상수로 입력 차이에 따른 시간의 변화를 분리한 것이다. 특정 부품의 최소 overdrive나 보증 delay를 추정한 결과도 아니다.

## 천천히 지나가는 신호에는 시작 시각도 생긴다

step 입력과 ramp 입력을 섞어서 해석하지 않는 것이 중요하다. step은 결정 시작 시점에 작은 차이를 바로 제공할 수 있지만, ramp는 기준을 지난 뒤에도 차이가 계속 변한다. 예를 들어 1mV/ns의 가상 ramp가 기준을 지나 20mV에 이르려면 20ns가 더 필요하다. 이 20ns를 step 조건의 delay와 기계적으로 더하는 것은 정확한 ramp 응답 모델이 아니다. 다만 ‘기준을 넘은 순간부터 step 시험의 20mV 조건이 갖춰졌다’는 가정이 틀렸음을 보여 준다.

차이가 거의 0인 상황에서 시간이 길어지는 것과, 입력 잡음이 판단 방향을 바꾸는 것도 구별해야 한다. 앞의 지수 모델은 올바른 부호의 작은 차이가 주어졌다는 조건이다. offset·잡음·파형 변화가 포함되면 시간뿐 아니라 결정의 부호도 검토해야 한다.

Comparator overdrive를 확인한다는 것은 delay 숫자를 입력 상황으로 되돌려 읽는 일이다. 실제 전환 기준, 기준을 지난 입력의 크기와 시간 변화, 데이터시트의 시험 조건을 정하면 어떤 delay가 timing budget에 들어갈 수 있는지 분명해진다.