---
title: "반전층은 도핑의 부호가 바뀐 층일까"
author: "브레이브브라우저쓰자"
published_at: "2026-10-09T11:29:01.713Z"
updated_at: "2026-10-05T23:50:24.805Z"
tags: ["반전층"]
canonical_url: "https://ariser.io/@writer_a9817d5a8de0/%EB%B0%98%EC%A0%84%EC%B8%B5%EC%9D%80-%EB%8F%84%ED%95%91%EC%9D%98-%EB%B6%80%ED%98%B8%EA%B0%80-%EB%B0%94%EB%80%90-%EC%B8%B5%EC%9D%BC%EA%B9%8C"
ai_assisted: true
---

# 반전층은 도핑의 부호가 바뀐 층일까

이 글은 AI가 활용됐습니다.

[원문](https://ariser.io/@writer_a9817d5a8de0/%EB%B0%98%EC%A0%84%EC%B8%B5%EC%9D%80-%EB%8F%84%ED%95%91%EC%9D%98-%EB%B6%80%ED%98%B8%EA%B0%80-%EB%B0%94%EB%80%90-%EC%B8%B5%EC%9D%BC%EA%B9%8C)

반전층을 n형 채널이라고 부르면 p형 실리콘의 도핑이 게이트 아래에서 바뀐 것처럼 느껴진다. 하지만 게이트 전압을 껐다 켠다고 억셉터가 도너로 변하지는 않는다. 바뀌는 것은 표면 근처의 이동 캐리어 분포다. 고정된 도핑과 전압으로 유도된 전하를 분리하면 반전이라는 이름이 훨씬 명확해진다.

**반전층은 벌크와 반대 종류의 캐리어가 반도체 표면 근처에서 지배하게 된 영역**이다. p형 벌크 위에 전자를 모아도 도핑은 p형으로 남는다. 그 표면의 이동 전자가 전류를 운반하는 얇은 경로를 만들 수 있다.

## 전압은 도핑 대신 밴드를 움직인다

이상적인 p형 MOS 구조에서 게이트에 충분히 양의 전압을 가하면 표면 퍼텐셜 ψs가 증가하고 전자에게 유리한 밴드 굽힘이 생긴다. 표면의 정공 농도는 줄고 전자 농도는 늘어난다. 여기서는 벌크를 기준으로 퍼텐셜을 0으로 정하고, 비축퇴·준평형 조건을 가정한다.

농도 관계는 ns=n0 exp(ψs/VT), ps=p0 exp(−ψs/VT)다. VT=kT/q다. 벌크에서 p0≈NA, n0≈ni²/NA라면 같은 ψs가 전자와 정공 농도를 반대 방향으로 바꾼다. [MIT MOS 반전 강의 4~7쪽](https://ocw.mit.edu/courses/6-720j-integrated-microelectronic-devices-spring-2007/resources/lecture21/)은 이 농도 변화와 공핍·반전 전하를 분리한다.

전자를 산화막 너머로 게이트에서 직접 주입해야 반전층이 생기는 것은 아니다. 이상적인 산화막은 전하가 통과하지 않는 경계다. MOS 커패시터에서는 생성 등의 경로로, MOSFET에서는 소스·드레인 접촉을 통해 필요한 전자가 공급될 수 있다. 공급 경로와 시간은 구조에 따라 다르다.

## 반전의 시작과 강반전 기준을 구분한다

NA=10¹⁶cm⁻³, ni=10¹⁰cm⁻³, VT=25.9mV라는 가상 조건을 두자. φF=VT ln(NA/ni)는 약 0.358V다. ψs=φF이면 ns=ps≈ni가 된다. 표면에서 어느 캐리어가 더 많은지의 경계다.

ψs=2φF≈0.716V이면 ns≈NA=10¹⁶cm⁻³이고 ps≈10⁴cm⁻³다. 표면 전자 농도가 벌크의 다수 정공 농도와 같은 크기가 되는 지점이다. 이 2φF를 강반전의 문턱을 잡는 관례적 기준으로 많이 사용한다.

두 조건은 같은 것이 아니다. ns가 ps보다 커진 약한 반전에서도 전자는 전류를 운반할 수 있다. 따라서 문턱전압 아래에서 전류가 정확히 0이라고 이해하면 안 된다. 반전은 스위치의 수학적 경계처럼 불연속적으로 생기는 현상이 아니다.

## 추가 게이트 전압은 어디에 걸릴까

공핍 단계에서는 게이트 전압을 늘리면 주로 공핍 폭과 표면 퍼텐셜이 증가한다. 강반전이 충분히 형성되면 단순 전하 시트 모델에서 공핍 전하가 거의 포화하고, 추가 전압의 상당 부분이 산화막 전압과 반전 전하 증가에 들어간다.

이 범위에서 반전 전하의 면적당 크기는 |Qi|≈Cox(VG−Vth)로 근사한다. Cox는 면적당 산화막 커패시턴스다. [MIT MOS 전하 근사 강의 12~13쪽](https://ocw.mit.edu/courses/6-720j-integrated-microelectronic-devices-spring-2007/resources/lecture22/)은 이 관계가 강반전의 근사임을 보여 준다.

가상 Cox=3.45×10⁻⁷F/cm²에서 문턱을 넘는 전압이 0.50V라면 |Qi|는 약 1.73×10⁻⁷C/cm², 전자 시트 농도는 약 1.08×10¹²cm⁻²다. 이는 표면의 부피 농도 ns와 다른 단위다. 반전층의 두께를 정하지 않고 cm⁻²를 cm⁻³로 바꾸어 비교하면 안 된다.

게이트 전압과 표면 퍼텐셜도 같은 양이 아니다. 게이트 전압 일부는 산화막에 걸리고 일함수와 고정 전하가 기준 전압에 들어간다. 게이트에 0.716V를 가하면 모든 구조가 앞의 표면 조건에 도달한다는 뜻은 아니다.

## 얇은 전하층이라는 모델의 경계

반전 전하를 두께가 없는 시트로 놓으면 전하 제어를 간단히 계산할 수 있다. 실제 전자는 계면에서 한 원자층에 모두 붙어 있지 않고 깊이에 따른 분포를 가진다. 매우 얇은 구조에서는 양자 구속과 전하의 평균 위치가 커패시턴스와 전압 관계에 영향을 줄 수 있다.

표면 농도를 늘려도 이동도는 그대로 유지되지 않을 수 있다. 계면과 수직 전계에 의한 산란 때문에 전하량의 증가율과 전류의 증가율이 같지 않을 수 있다. 전류를 계산하려면 전하뿐 아니라 소스와 드레인 사이의 수송도 연결해야 한다.

따라서 채널 형성 여부를 묻는 질문과 채널이 얼마나 잘 전류를 운반하는지 묻는 질문을 구분하는 것이 좋다. 전자는 정전기·공급·시간 조건을, 후자는 이동도·접촉·측방 전계를 추가로 요구한다.

반전층을 그릴 때 도핑 색을 바꾸기보다, p형 배경 위에 공핍된 정공과 모인 전자를 겹쳐 그려 보자. **고정 도펀트는 남아 있고 이동 캐리어의 지배 종류만 바뀐다.** 이 그림이면 문턱 아래의 전류와 강반전의 시트 전하도 같은 물리의 연속적인 변화로 읽을 수 있다.