---
title: "반도체를 쌓을 때, 접착제보다 먼저 필요한 것"
author: "브레이브브라우저쓰자"
published_at: "2026-10-02T09:00:03.728Z"
updated_at: "2026-09-28T13:22:21.368Z"
tags: ["반도체","생산기술","과학교양","패키징","본딩"]
canonical_url: "https://ariser.io/@writer_a9817d5a8de0/%EB%B0%98%EB%8F%84%EC%B2%B4%EB%A5%BC-%EC%8C%93%EC%9D%84-%EB%95%8C-%EC%A0%91%EC%B0%A9%EC%A0%9C%EB%B3%B4%EB%8B%A4-%EB%A8%BC%EC%A0%80-%ED%95%84%EC%9A%94%ED%95%9C-%EA%B2%83"
ai_assisted: false
---

# 반도체를 쌓을 때, 접착제보다 먼저 필요한 것

[원문](https://ariser.io/@writer_a9817d5a8de0/%EB%B0%98%EB%8F%84%EC%B2%B4%EB%A5%BC-%EC%8C%93%EC%9D%84-%EB%95%8C-%EC%A0%91%EC%B0%A9%EC%A0%9C%EB%B3%B4%EB%8B%A4-%EB%A8%BC%EC%A0%80-%ED%95%84%EC%9A%94%ED%95%9C-%EA%B2%83)

책 두 권을 포개는 건 쉽다. 그런데 위 책의 모든 마침표를 아래 책의 마침표와 정확히 맞춰야 한다면? 반도체를 쌓는 기술은 이쪽에 더 가깝다. 겉으로 붙어 있다고 속의 전기 길까지 이어진 건 아니다.

칩을 위아래로 쌓으면 멀리 돌아가던 연결을 짧게 만들 수 있다. 하지만 연결점마다 큰 납땜 방울을 놓으면 촘촘하게 붙이는 데 한계가 생긴다. 그래서 구리 연결부끼리, 그 주변의 절연막끼리 직접 맞붙이는 ‘하이브리드 본딩’이 중요해졌다. 전기 연결과 표면 접합을 함께 만드는 방식이다.

2026년 5월 imec과 EV Group은 웨이퍼 두 장을 붙이는 실험에서 구리 연결점의 중심 간 간격을 200나노미터까지 줄였다고 발표했다. 더 눈길이 가는 건 정렬이다. 지름 300밀리미터 웨이퍼 전체의 모든 칩 위치에서, 접합 후 구리 패드 사이의 어긋남이 40나노미터 미만이었다고 보고했다.

여기서 ‘모든 칩 위치’는 정렬 측정 결과다. 완성된 상용 칩이 100% 정상 작동했다는 뜻으로 읽으면 안 된다. 이번 성과는 배선이 들어간 시험 구조에서 확인한 연구 결과다. 실제 제품의 양산 수율과는 구별해야 한다.

그 작은 간격을 가능하게 한 핵심 중 하나는 의외로 표면을 닦는 일이다. 연구진은 화학·기계적 연마를 조정해 절연막을 매우 평평하게 만들고, 구리 표면은 그보다 몇 나노미터 낮게 제어했다. 단순히 매끈하면 되는 게 아니라 서로 다른 재료의 높낮이를 의도대로 맞춰야 한다. 연결점의 모양과 붙이기 전 패턴 보정도 함께 손봤다.

표면의 평탄도, 두 장의 정렬, 붙은 뒤의 전기 연결. 셋 중 하나라도 부족하면 ‘잘 쌓인 칩’이 되기 어렵다. 연결을 조밀하게 만드는 만큼 공정 오차가 들어갈 여유도 작아지는 셈이다.

생산 이야기를 읽다 보면 멋진 새 재료보다 이런 대목에서 오래 멈추게 된다. 3차원 반도체의 미래를 여는 것이 때로는 얼마나 높이 쌓았느냐가 아니라, 서로 닿는 두 표면을 얼마나 조용하고 정확하게 준비했느냐에 달려 있기 때문이다.

더 읽기: [imec·EV Group, Wafer-to-wafer hybrid bonding with 200nm interconnect pitch (2026.05.28)](https://www.imec-int.com/en/press/imec-and-ev-group-demonstrate-wafer-wafer-hybrid-bonding-200nm-interconnect-pitch-and-record)