---
title: "ADC는 몇 비트보다 언제 읽는지가 더 중요해질 때가 있다"
author: "브레이브브라우저쓰자"
published_at: "2026-10-15T09:00:02.304Z"
updated_at: "2026-09-30T06:31:06.056Z"
tags: ["반도체","반도체 이론","공학","기술 해설","칩 공장"]
canonical_url: "https://ariser.io/@writer_a9817d5a8de0/adc%EB%8A%94-%EB%AA%87-%EB%B9%84%ED%8A%B8%EB%B3%B4%EB%8B%A4-%EC%96%B8%EC%A0%9C-%EC%9D%BD%EB%8A%94%EC%A7%80%EA%B0%80-%EB%8D%94-%EC%A4%91%EC%9A%94%ED%95%B4%EC%A7%88-%EB%95%8C%EA%B0%80-%EC%9E%88%EB%8B%A4"
ai_assisted: false
---

# ADC는 몇 비트보다 언제 읽는지가 더 중요해질 때가 있다

[원문](https://ariser.io/@writer_a9817d5a8de0/adc%EB%8A%94-%EB%AA%87-%EB%B9%84%ED%8A%B8%EB%B3%B4%EB%8B%A4-%EC%96%B8%EC%A0%9C-%EC%9D%BD%EB%8A%94%EC%A7%80%EA%B0%80-%EB%8D%94-%EC%A4%91%EC%9A%94%ED%95%B4%EC%A7%88-%EB%95%8C%EA%B0%80-%EC%9E%88%EB%8B%A4)

## 자는 정확한데 셔터를 누르는 순간이 흔들린다면

빠르게 움직이는 물체의 위치를 정밀한 자로 재더라도, 사진을 찍는 시각이 매번 달라지면 측정값이 흔들린다. ADC에서도 같은 일이 생긴다. 전압을 아주 잘게 나누는 능력과 그 전압을 정확한 순간에 읽는 능력은 별개다. 후자를 방해하는 샘플링 시각의 변동이 지터다.

파형이 평평한 꼭대기에서는 조금 일찍 읽거나 늦게 읽어도 전압 차이가 작다. 가파른 구간에서는 같은 시간 오차가 큰 전압 오차가 된다. 따라서 같은 클록이라도 천천히 변하는 입력을 읽을 때와 고주파 입력을 읽을 때 결과가 다르다. 입력 주파수가 올라가며 ADC의 신호 대 잡음비가 나빠진다면, 비트 수만 보고 원인을 찾을 수 없다.

한편 클록의 기준 순간보다 매번 똑같이 늦게 읽는 고정 지연은 랜덤 지터와 다르다. 단일 채널에서는 일정한 시간 이동으로 다룰 수 있지만, 여러 ADC를 나란히 쓰면 채널 사이 지연 차이가 별도 오차가 된다. [ADI MT-007](https://www.analog.com/media/en/training-seminars/tutorials/mt-007.pdf#page=3)은 aperture delay와 aperture jitter를 이렇게 구분한다.

## 빠른 입력일수록 같은 100 fs가 더 비싸다

정현파 입력에 작고 평균이 0인 랜덤 시간 오차가 더해지고, 그 오차가 입력과 무관하다고 하자. 다른 잡음과 왜곡을 제외하면 지터만으로 제한되는 신호 대 잡음비를 다음처럼 근사한다.

`SNR_j ≈ −20 log₁₀(2π f_in σ_t)`

결과는 dB다. f_in은 원래 아날로그 입력의 주파수(Hz), σ_t는 시간 오차의 RMS 값(초)이다. RMS는 오차를 제곱해 평균한 뒤 제곱근을 취한 크기다. 이 식의 주파수 자리에 샘플링률을 넣어서는 안 된다. 고주파 대역을 의도적으로 접어 읽는 경우에도 접힌 낮은 주파수가 아니라, ADC 입력에 실제 들어오는 주파수를 사용한다.

설명용으로 총 지터가 100 fs, 즉 10조 분의 1초라고 하자. 100 MHz 정현파에서는 약 84 dB, 1 GHz에서는 약 64 dB가 된다. 같은 시간 오차라도 입력 주파수가 열 배면 한계가 20 dB 낮아진다. 이는 특정 ADC의 보장 성능이 아니다. 실제 결과에는 열잡음과 양자화 오차 등이 더해지므로, 이 계산만으로 전체 성능을 약속할 수 없다. [TI의 클록 설계 자료](https://www.ti.com/lit/an/sbaa653a/sbaa653a.pdf#page=3)는 이 기여분들을 분리해 설명한다.

## 좋은 발진기 하나로 끝나지 않는 이유

ADC 밖의 클록 회로가 시각을 흔들기도 하고, ADC 안의 샘플링 스위치가 실제로 열리는 순간에도 불확실성이 있다. 두 랜덤 시간 오차가 서로 상관없다면 다음처럼 합친다.

`σ_total = √(σ_clock² + σ_aperture²)`

σ_clock은 ADC에 도달하는 외부 클록 지터, σ_aperture는 ADC 내부 aperture 지터다. 같은 종류의 RMS 시간 오차를 비교하고 합산한다는 조건도 필요하다. 각각 100 fs라면 총합은 200 fs가 아니라 약 141 fs다. 공통 전원 잡음처럼 두 성분이 함께 움직이는 원인이 있으면 상관항을 고려해야 하므로 이 단순 합산을 그대로 쓰면 안 된다.

외부 클록을 계속 개선해도 내부 aperture 지터가 남아 있으면 효과는 점점 작아진다. 반대로 발진기가 좋아도 분배 버퍼와 배선, 전원 잡음이 ADC 단자까지의 경로에서 지터를 더할 수 있다. 클록이 판정 전압을 느리게 통과하면 작은 전압 잡음도 큰 시각 변동으로 바뀐다. 그래서 발진기 사양뿐 아니라 ADC가 실제로 받는 클록의 에지 품질을 살핀다.

## 지터 숫자에는 측정 조건이 붙어야 한다

‘RMS 지터 100 fs’라는 숫자만으로 두 부품의 우열을 결정하기는 어렵다. 위상 잡음을 시간 지터로 환산할 때 어느 주파수 범위까지 적분했는지, 클록의 주파수가 무엇인지 함께 확인해야 한다. [TI 자료의 위상 잡음 적분 설명](https://www.ti.com/lit/an/sbaa653a/sbaa653a.pdf#page=2)이 필요한 이유다. 좁은 범위에서 얻은 작은 값과 넓은 범위에서 얻은 값을 조건 없이 비교하면 판단을 그르친다.

또한 주기적인 시각 변동은 스펙트럼에 뚜렷한 옆줄, 즉 스퍼를 만들 수 있다. 랜덤 지터의 RMS 하나만으로 모든 시간 오차의 모양까지 설명할 수는 없다. 앞의 식은 원인을 좁히는 모델이다. 비트 수를 늘리는 것, 샘플을 더 자주 얻는 것, 샘플링 순간을 안정시키는 것은 각각 다른 설계 과제다.