---
title: "op amp 입력 저항을 맞춰 offset을 줄이는 방법의 한계"
author: "브레이브브라우저쓰자"
published_at: "2026-10-24T23:20:01.890Z"
updated_at: "2026-10-06T02:00:51.314Z"
tags: ["bias current compensation"]
canonical_url: "https://ariser.io/@writer_a9817d5a8de0/op-amp-%EC%9E%85%EB%A0%A5-%EC%A0%80%ED%95%AD%EC%9D%84-%EB%A7%9E%EC%B6%B0-offset%EC%9D%84-%EC%A4%84%EC%9D%B4%EB%8A%94-%EB%B0%A9%EB%B2%95%EC%9D%98-%ED%95%9C%EA%B3%84"
ai_assisted: true
---

# op amp 입력 저항을 맞춰 offset을 줄이는 방법의 한계

이 글은 AI가 활용됐습니다.

[원문](https://ariser.io/@writer_a9817d5a8de0/op-amp-%EC%9E%85%EB%A0%A5-%EC%A0%80%ED%95%AD%EC%9D%84-%EB%A7%9E%EC%B6%B0-offset%EC%9D%84-%EC%A4%84%EC%9D%B4%EB%8A%94-%EB%B0%A9%EB%B2%95%EC%9D%98-%ED%95%9C%EA%B3%84)

op amp 입력에 보정 저항을 하나 추가하면 output offset이 줄어든다고 배웠다. 그런데 어떤 부품에서는 같은 저항이 오차를 키운다. Bias Current Compensation은 두 입력의 저항을 맞추는 요령만으로 끝나지 않는다. 두 bias current가 같은 크기와 방향인지 먼저 확인해야 한다.

input bias current는 외부 저항을 통과하면서 voltage drop을 만든다. 두 입력에서 생긴 drop이 같으면 differential error가 작아질 수 있다. 하지만 op amp 내부의 bias-current cancellation은 외부에 보이는 current의 크기를 줄이는 별도 기술이다. 내부 보정이 있는 부품의 두 residual current가 서로 잘 맞는다고 보장되지는 않는다.

[Analog Devices MT-038](https://www.analog.com/media/en/training-seminars/tutorials/MT-038.pdf) 2–4쪽은 내부 보정 current의 차이로 외부 bias current가 생기는 구조와, 두 입력 current가 잘 맞을 때 외부 저항으로 voltage drop을 상쇄하는 방식을 구분한다. residual current의 방향이 서로 다를 수도 있어 저항 matching이 더 나쁜 결과를 만들 수 있다. [MT-039](https://www.analog.com/media/en/training-seminars/tutorials/MT-039.pdf)은 input·output 환산 offset과 noise gain을 함께 계산한다.

부호를 정한 가상 비반전 회로를 보자. R1=10 kΩ는 반전 입력에서 ground로, R2=90 kΩ는 output에서 반전 입력으로 연결된다. signal의 DC 값은 0이고, 비반전 입력은 저항 R3를 통해 0 V source에 연결된다. IB+와 IB−는 각각 외부 node에서 op amp 안으로 흐를 때 양수로 정의한다. offset voltage와 finite gain은 우선 무시한다.

비반전 입력은 `V+ = −IB+R3`가 된다. 반전 입력도 같은 전압이라고 이상화하고 KCL을 쓰면 `Vout = IB−R2 − (1+R2/R1)IB+R3`다. noise gain은 10이다. R3를 R1과 R2의 병렬값 9 kΩ로 정하면, 식은 `Vout = R2(IB− − IB+)`로 줄어든다.

IB+=50 nA, IB−=52 nA라고 지정하자. R3 없이 비반전 입력을 0 V에 직접 연결하면 output error는 4.68 mV다. R3=9 kΩ를 넣으면 0.18 mV가 남는다. 두 current의 공통 부분이 상쇄되고 차이 2 nA의 효과는 남는다. bias current가 0이 된 것도, amplifier 자체 offset이 제거된 것도 아니다.

저항 matching에 오차가 있으면 잔여 값이 달라진다. R1과 R2는 그대로 두고 R3만 5% 작아져 8.55 kΩ라고 하자. `52 nA×90 kΩ − 10×50 nA×8.55 kΩ = 0.405 mV`다. nominal 0.18 mV보다 커진다. 같은 current라도 저항 편차와 source의 실제 DC resistance가 보정 효과를 바꾼다.

방향이 다른 current는 더 강한 반례다. IB+=50 nA, IB−=−50 nA라면 R3 없이 output error는 −4.5 mV다. R3=9 kΩ를 넣으면 −9 mV다. 같은 저항에서 생긴 두 voltage error가 상쇄되지 않고 더해진다. 이 숫자는 어떤 제품의 실제 current가 아니라, matching의 조건을 확인하는 가상 예다.

실제 계산에서는 sensor가 가진 resistance도 비반전 입력의 등가 저항에 포함한다. 이미 source resistance가 있는 곳에 무조건 병렬값 크기의 resistor를 추가하면 목표 matching과 달라진다. bias current와 두 current 차이의 최대값, 온도·common-mode 조건을 구분해 확인한다. 전형값에서 우연히 상쇄된다는 결과를 보장값으로 옮기지 않는다.

추가 저항은 Johnson noise도 만든다. bypass capacitor는 일부 AC noise나 pickup을 줄이는 데 쓰일 수 있지만 DC bias-current mismatch를 고치지는 않는다. 저항으로 얻은 offset 이득을 noise와 settling, 입력 경로 조건에 포함해 판단해야 한다.

Bias Current Compensation이 잘 작동하는 경우는 matching된 current가 matching된 DC resistance를 지날 때다. 회로의 KCL과 current 부호를 먼저 정하면 보정이 줄이는 공통 항과 남기는 차이 항이 드러난다. 그 계산을 통해 저항을 넣을지, 빼거나 줄일지, 낮은 bias-current 부품을 고를지 결정할 수 있다.